[发明专利]一种用于实时频谱轨迹处理的装置及方法

权利要求书

1.一种用于实时频谱轨迹分析的处理装置，其包括模数转换器，其特征在于，所述模数转换器与一用于实时频谱轨迹分析的可编程逻辑阵列信号处理器通信连接，所述可编程逻辑阵列信号处理器与一中央处理器通信连接，所述中央处理器与一频谱显示屏通信连接，所述中央处理器用于从所述可编程逻辑阵列信号处理器读取实时频谱轨迹，并对频谱图进行显示刷新。

2.根据权利要求1所述的处理装置，其特征在于，所述可编程逻辑阵列信号处理器包括一存储控制器，所述存储控制器分别与显示帧计数器、实时检波器、第一高速存储器、第二高速存储器、所述中央处理器通信连接，所述实时检波器分别与快速傅里叶变换处理器、压缩帧计数器通信连接，所述快速傅里叶变换处理器与所述模数转换器通信连接；所述第一高速存储器与所述第二高速存储器采用乒乓方式，所述显示帧计数器用于记录所述第一高速存储器与所述第二高速存储器中存储经检波处理频谱轨迹的数量，所述实时检波器用于将原始频谱数据处理为对应帧压缩频谱数据。

3.一种使用如权利要求2所述处理装置进行实时频谱轨迹分析的处理方法，其包括以下步骤：

步骤一、M、K和N均为正整数，其中M为一帧原始频谱轨迹的数据个数，K为生成一帧压缩频谱数据所需要的原始频谱轨迹的帧数，N为中央处理器从高速存储体中一次读取的压缩频谱数据的帧数；

步骤二、快速傅里叶变换处理器生成L帧原始频谱轨迹，L=K×N，实时检波器从所述快速傅里叶变换处理器读取连续的L帧原始频谱数据，生成N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据；

步骤三、存储控制器将所述N帧压缩频谱数据存储至第一高速存储器，所述第一高速存储器每存储一帧所述一帧压缩频谱数据，则显示帧计数器加一，直至所述显示帧计数器的计数值等于N，则中央处理器通过存储控制器读取N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器置零；

步骤四、与所述步骤三同步的，所述实时检波器从所述快速傅里叶变换处理器读取连续的另一L帧原始频谱数据，生成另N帧压缩频谱数据；其中连续的K帧原始频谱数据生成一帧压缩频谱数据；

步骤五、所述存储控制器将所述另N帧压缩频谱数据存储至第二高速存储器，所述第二高速存储器每存储一帧所述一帧压缩频谱数据，则所述显示帧计数器加一，直至所述显示帧计数器的计数值等于N，则所述中央处理器通过存储控制器读取N帧所述另N帧压缩频谱数据，并进行实时频谱显示，所述显示帧计数器置零；

重复所述步骤二-五，直至所述模数转换器输入的数据处理完毕。

4.根据权利要求3所述的处理方法，其特征在于，所述步骤三具体的还包括：所述存储控制器判断所述显示帧计数器的计数值是否等于N，若为否，则所述存储控制器继续存储所述一帧压缩频谱数据。

5.根据权利要求3所述的处理方法，其特征在于，所述步骤五具体的还包括：所述存储控制器判断所述显示帧计数器的计数值是否等于N，若为否，则所述存储控制器继续存储所述另一帧压缩频谱数据。

6.根据权利要求3所述的处理方法，其特征在于，所述快速傅里叶变换处理器生成L帧原始频谱数据的时间必须小于等于所需要的采集时间。

7.根据权利要求3所述的处理方法，其特征在于，所述实时检波器生成N帧压缩频谱数据的时间必须小于等于快速傅里叶变换处理器生成L帧原始频谱数据的时间。

8.根据权利要求3所述的处理方法，其特征在于，所述存储控制器存储N帧压缩频谱数据的时间必须小于等于所述实时检波器生成N帧压缩频谱数据的时间，并且所述中央处理器通过存储控制器一次读取N帧压缩频谱数据所花费的时间必须小于等于所述实时检波器生成N帧压缩频谱数据所花费的时间。

9.根据权利要求3所述的处理方法，其特征在于，所述快速傅立叶变换处理器、所述实时检波器和所述存储控制器均为流水线并发执行。

10.根据权利要求书3所述的处理方法，其特征在于，所述步骤二还包括将连续的K帧原始频谱数据处理成一帧压缩频谱数据的步骤：

A、读取连续K帧原始频谱数据的第一帧原始频谱数据；

B、读取连续K帧原始频谱数据的第二帧原始频谱数据；

C、分别比较第一帧原始频谱数据和第二帧原始频谱数据对应的数据元素，分别取其最大值生成一帧压缩频谱数据；

D、读取连续K帧原始频谱数据的第三帧原始频谱数据；

E、分别比较第三帧和生成的一帧压缩频谱数据对应的数据元素，分别取其最大值更新一帧压缩频谱数据；

F、读取连续K帧原始频谱数据的第四帧原始频谱数据；

G、分别比较第四帧和生成的一帧压缩频谱数据对应的数据元素，分别取其最大值更新一帧压缩频谱数据；

H、依此类推，直到处理完成所有的K帧原始频谱数据，完成一帧压缩频谱数据的更新。