[发明专利]半导体装置以及半导体装置的制造方法

说明书

技术领域

本发明涉及具有IGBT结构的半导体装置以及半导体装置的制造方法。

背景技术

绝缘栅型双极晶体管（IGBT）具有高输入阻抗、低导通电压，因此，在电动机驱动电路等中使用。但是，在IGBT中，耐压和导通电压处于权衡的关系。

因此，为了较高地保持耐压，并降低导通电压而提出有各种各样的方法。例如，提出有在基区和漂移区之间形成载流子蓄积层的方法（例如，参考专利文献1）。根据该结构，公开了如下内容：在载流子蓄积层与漂移区之间的界面附近蓄积载流子，能够较高地保持耐压并降低导通电压。

【专利文献1】日本特开平8-316479号公报

但是，虽然优选导通电压下降，但是，由于提高载流子蓄积层的杂质浓度，载流子蓄积层的耗尽层难以变宽而导致耐压下降。由此，很难提高耐压和导通电压两者。此外，在IGBT结构的半导体装置中，存在由于寄生晶体管的产生而产生闩锁现象的问题。

发明内容

鉴于上述问题，本发明的目的在于提供一种高耐压/低导通电压，且抑制了闩锁现象的产生的半导体装置以及半导体装置的控制方法。

根据本发明的一个方面，提供一种半导体装置，其具有：（1）p型集电区；（2）n型漂移区，其配置于集电区上；（3）p型基区，其配置于漂移区上；（4）n型发射区，其配置于基区上；（5）栅氧化膜，其配置于从发射区的上表面延伸而贯穿发射区及基区的槽的底面及侧表面；以及（6）栅电极，其隔着栅氧化膜与基区相对而嵌入到槽的内部，基区的下表面的位置在与栅氧化膜接触的区中比离开栅氧化膜的区浅。

根据本发明的另一个方面，提供一种半导体装置，其具有：（1）p型集电区；（2）n型漂移区，其配置于集电区上；（3）p型基区，其配置于漂移区上；（4）n型发射区，其配置于基区上；（5）栅氧化膜，其配置于从发射区的上表面延伸而贯穿发射区及基区的槽的底面及侧表面；以及（6）栅电极，其隔着栅氧化膜与基区相对而嵌入到槽的内部，所述半导体装置具有基区的杂质浓度随着离开栅氧化膜而变高的部分。

根据本发明的另一个方面，提供一种半导体装置的制造方法，包括如下步骤：（1）通过杂质扩散法或外延生长法，在n型漂移区上形成p型基区；（2）在基区上形成n型发射区；（3）形成从发射区的上表面延伸而贯穿发射区及基区的槽；（4）通过对槽的内壁进行氧化而形成栅氧化膜，将基区中的与栅氧化膜接触的区的p型杂质取入到栅氧化膜中，从而使基区中的与栅氧化膜接触的区的下表面的位置比其他区浅；以及（5）嵌入到槽的内部而形成栅电极。

根据本发明，可提供一种高耐压/低导通电压，且抑制了闩锁现象的产生的半导体装置以及半导体装置的控制方法。

附图说明

图1是表示本发明第1实施方式涉及的半导体装置的结构的示意性剖面图。

图2是用于说明本发明第1实施方式涉及的半导体装置的制造方法的示意性步骤剖面图（其一）。

图3是用于说明本发明第1实施方式涉及的半导体装置的制造方法的示意性步骤剖面图（其二）。

图4是用于说明本发明第1实施方式涉及的半导体装置的制造方法的示意性步骤剖面图（其三）。

图5是用于说明本发明第1实施方式涉及的半导体装置的制造方法的示意性步骤剖面图（其四）。

图6是表示本发明第2实施方式涉及的半导体装置的结构的示意性剖面图。

图7是表示本发明第2实施方式涉及的半导体装置的其他结构的示意性剖面图。

图8是表示本发明第2实施方式的第1变形例涉及的半导体装置的结构的示意性剖面图。

图9是表示本发明第2实施方式的第2变形例涉及的半导体装置的结构的示意性剖面图。

符号说明

1：半导体装置；10：集电区；20：漂移区；25：载流子蓄积区；30：基区；40：发射区；50：栅氧化膜；55：槽；60：栅电极；70：层间绝缘膜；80：发射电极；90：集电极；100：沟道区。

具体实施方式

下面参见附图，说明本发明的实施方式。在以下附图的描述中，对相同或相似部分赋予相同或相似的符号。其中，附图为示意性内容，应注意厚度与平面尺寸的关系、各部的长度比率等与实际情况不同。因此，应参考以下说明来判断具体的尺寸。此外，当然在附图间也包含彼此尺寸关系和比率不同的部分。

另外，如下所示的实施方式是用于具体表现本发明的技术思想的装置和方法的例示，本发明的技术思想不以下述内容限定构成部件的形状、结构、配置等。本发明的实施方式能够在权利保护的范围内实施各种变更。