[发明专利]一种具有高增益高抑制比的带隙基准电压源设计

权利要求书

1. 一种具有高增益高抑制比的带隙基准电压源设计，其特征在于：运算放大器电路、启动和偏置电路、提高抑制比电路、带隙基准电压源电路；所述运算放大器电路的主要作用是保证△VBE的精确性，通过多级放大减小失调；所述启动和偏置电路用于向其它电路提供启动电压和偏置，并在其它电路启动后关闭；所述提高抑制比电路用于产生局部参考电源VDDL，降低电路对外部电源的依赖，增强电路抗干扰性能；所述带隙基准电压源电路采用自偏压  cascade结构的电流镜，降低由MOS器件沟道调制效应引起的影响，提高了输出电压的电源抑制比，与外部电路协调产生性能稳定的零温度系数的基准电压。

2.根据权利要求1所述的一种具有高增益高抑制比的带隙基准电压源设计,其特征在于：所述运算放大器电路采用双端输入单端输出的形式，由PMOS管M20~M24、NMOS管M25-M28、第五电阻R5、第二电容C2、第三电容C3组成。

3.根据权利要求2所述的一种具有高增益高抑制比的带隙基准电压源设计, 其特征在于：所述PMOS管M20~M22的源极接于参考电压源VDDL，栅极连接于启动与偏置电路中NMOS管M10的漏极，且M20的栅极与漏极连接，并连接于NMOS管M27的漏极，M21的漏极与PMOS管M23、M24的源极相连接，M22的漏极与NMOS管M28的漏极相连接；所述M23、M24的源极相连接，并与PMOS管M21的漏极连接，M23的栅极与带隙基准电压源电路中NMOS管M5源极连接，并接于第二电容C2的一端，M23的漏极与NMOS管25的漏极相连接，M24的栅极与带隙基准电压源电路中NMOS管M8的源极连接，M24的漏极与NMOS管M26的漏极连接；所述NMOS管M25、M26的栅极相连接，M25的漏极与栅极相连接，并接于M23的漏极连接，M25的源极接地，M26漏极与M24的漏极连接，M26的源极接地；所述NMOS管M27的漏极与M20的漏极相连接，栅极与启动与偏置电路中NMOS管M11、M30的栅极相连接，源极接地；所述NMOS管M28的栅极与M24、M26的漏极相连接，漏极与M22的漏极连接，源极接地；所述第二电容一端与M23的栅极连接，另一端接地；所述第三电容一端与第五电阻一端连接，另一端与带隙基准电压源电路PMOS管M1~M4的栅极连接；所述第五电阻R5一端与第三电容C3连接，另一端与M24、M26的漏极相连接。

4.根据权利要求1所述的一种具有高增益高抑制比的带隙基准电压源设计,其特征在于：所述启动和偏置电路由PMOS管M9、M29，NMOS管M10、M11、M30组成，为其它电路提供启动电压和偏置；所述PMOS管M9的源极与参考电压源VDDL连接，栅极接地，漏极与NMOS管M10的栅接和NMOS管M11的漏极连接；所述PMOS管M29栅极与M10的漏极连接，源极与参考电压源VDDL连接，漏极与NMOS管M30的漏极连接；所述NMOS管M10的栅极与PMOS管M9、NMOS管M11漏极相连接，漏极与M29的栅极练接，源极接地；所述NMOS管M11、M30的栅极相连接，源极接地，M11的漏极与M9漏极、M10栅极相连接，M30的漏极与栅极相连接并接于M29的漏极。

5.根据权利要求1所述的一种具有高增益高抑制比的带隙基准电压源设计,其特征在于：所述提高抑制比电路由PMOS管M12~M15、NMOS管M16~M19组成；所述PMOS管M12、M13的源极与外部电源VDD连接，栅极相连接，M12的漏极与NMOS管M18的漏极连接，并引出参考电源VDDL，M13的漏极与NMOS管的M19的漏极连接，并与其栅极相接；所述PMOS管M14的源极与参考电源VDDL连接，栅极与运算放大器电路中PMOS管M24的栅极连接，漏极与NMOS管M16的漏极连接；所述PMOS管M15的栅极与算放大器电路中PMOS管M23的栅极连接，漏极与NMOS管M18的栅极、NMOS管M17漏极相连接；所述NMOS管M16、M17的源极接地、栅极相连接，M16的漏极与M14的漏极连接，M16的漏极与栅极相连接，并接于NMOS管M19的栅极，M17的漏极与PMOS管M15的漏极、NMOS管M18栅极相连接；所述NMOS管M18栅极与M15、M17的漏极相连接，漏极与M12的漏极连接，源极接地；所述NMOS管M19栅极与M16的栅极连接，漏极与M13的漏极连接，源极接地。