[发明专利]一种具有高增益高抑制比的带隙基准电压源设计

说明书

技术领域

本发明涉及集成电路技术领域，具体涉及一种具有高增益高抑制比的带隙基准电压源设计。

背景技术

在模拟集成电路或混合信号设计领域，基准电压源是一个很重要的模块，而基准电压源在DAC电路中占有举足轻重的地位，其设计的好坏直接影响着DAC输出的精度和稳定性。而在带隙基准电压源设计中，运算放大器电路的选择很重要，其开环增益和输入失调直接决定了带隙基准电压源输出精度和稳定性，为了减小失调对基准电压的影响，运放的失调要尽可能小。而温度的变化、电流电压的波动和制造工艺的偏差都会影响基准电压的特性。为了更好地适应数模混合集成电路的发展，要求进一步提高基准电压源的设计性能，要求基准电压源具有高增益的运放电路、低噪声、低失调、高电源抑制比、高相位裕度等优点。

而现有的带隙基准电压源如图1所述，参考图1，所述带隙基准电压源包括：误差放大器EA,PMOS管和M1和M2，第一三极管q1,第二三极管q2,电阻R11和R12,通过合理地调节R11/R12的大小，可以使其在一定温度下实现基准随温度的变化为零，从而产生一个随温度变化很小的基准电压。

但是现有的带隙基准源具有很大的噪声、低电源抑制比、并不能很好地抑制基准源电路本身所具有的噪声，特别是器件低频时产生的闪烁噪声，以及运放失调、输入管子阀值电压不匹配、低相位裕度等缺点，因此不能满足现代集成电路设计中对基准电压的苛刻要求。

发明内容

因此本发明要解决的技术问题是提供一种具有高增益高抑制比的带隙基准电压源设计。

本发明可以解决现有基准电路低电源抑制比、易受自身和外部噪声和失调影响、驱动能力低、频带较窄、低相位裕度等方面的问题。满足现代集成电路设计中对基准电压的苛刻要求。

为解决上述问题，本发明采用如下技术方案：

本发明提供了一种具有高增益高抑制比的带隙基准电压源设计，该带隙基准电压源电路由四个部分组成：运算放大器电路、启动和偏置电路、提高抑制比电路、带隙基准电压源电路。

所述运算放大器电路有效保证△VBE的精度和稳定性，通过多级放大减小失调；启动和偏置电路向其它电路提供启动电压和偏置，并在其它电路启动后关闭；提高抑制比电路采用电流回馈模式提高整个电路对电源变化的抑制，产生局部电源VDDL，增强电路抗干扰性能；带隙基准电压源电路采用自偏压cascade结构的电流镜，提高了输出电压的电源抑制比，与外部电路协调产生性能稳定的零温度系数的基准电压；本发明由于采用了高增益的两级运放，电压源隔离技术，RC补偿网络及自偏压cascode结构电流镜结构，使得电路具有低失调电压、高相位裕度、高增益、高抑制比，并降低了由MOS器件沟道调制效应引起的影响。

所述运算放大器电路采用高增益的两级运算放大器，为使运算放大器满足不同技术要求，本发明对运算放大器电路选用两种方案：方案一中采用双端输入单端输出的差分放大器结构；方案二中采用带有增益提高技术的折叠式差分放大器结构。

两种运算放大器选用方案中，为使放大器工作在低压条件下，都采用PMOS管作为输入差分对，这样可以降低输入共模电平。且输出端采用米勒补偿，为放大电路提供大的带宽和高的相位裕度。同时在输入端引入电容，可以降低电源抖动对电路的影响。特别在运算放大器电路的第二种实施方案中采用带有增益提高技术的折叠式差分放大器，具有很多的增益，因此高的增益有效保证了△VBE的精度，和较高的电源抑制比。

本发明的优点在于：

本发明除具有现有基准电压电路所具有零温度系数的特点外，还采用了高增益的两级运放，特别是运算放大器电路的第二种实施方案中采用带有增益提高技术的折叠式差分放大器，实现了较高的增益，有效保证△VBE的精度。运放输入采用PMOS管作为输入差分对，有效降低输入共模电平。并在运放输入端引入电容防止电源抖动带给电路影响。在运放输出采用米勒补偿，为放大电路提供大的带宽和高的相位裕度。特别地采用电压源隔离技术，将外部电源和电路工作电源隔离，为电路提供高的电源抑制比。带隙基准电压源电路采用自偏压cascode结构电流镜结构，有效降低电路由MOS器件沟道调制效应引起的影响，并具有较强的驱动能力。因此本设计具有驱动能力强、高电源抑制比、高增益、输入共模电平低，以及抗外部干扰特性，能够满足现代集成电路设计中对基准电压的苛刻要求。

附图说明

图1为现有技术提供的带隙基准电压源电路。

图2为本发明提供的运算放大器的电路。

图3为本发明提供的启动和偏置电路的电路。

图4为本发明提供的带隙基准电压源电路。