[发明专利]具有气隙的半导体器件及其制造方法

说明书

一种制造半导体器件的方法，包括以下步骤：在衬底之上形成绝缘层；在绝缘层中形成开口部；在开口部的侧壁之上形成牺牲间隔件；在开口部的下部将第一导电图案形成在牺牲间隔件之上；在第一导电图案之上形成欧姆接触层；通过去除牺牲间隔件来形成气隙；通过在欧姆接触层之上形成阻挡层来覆盖气隙；以及在阻挡层之上形成第二导电图案以填充开口部的上部。

相关申请的交叉引用

本申请要求2013年4月12日提交的申请号为10-2013-0040433的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施方式涉及一种半导体器件，更具体而言，涉及一种具有气隙的半导体器件及其制造方法。

背景技术

一般地，半导体器件包括导电结构，导电结构与提供在导电结构之间的绝缘材料一起形成。随着半导体器件的高集成，导电结构之间的距离逐步地减小。因此，导电结构之间的寄生电容增大。随着寄生电容的增大，半导体器件的操作速度降低。

为了减小寄生电容，可以降低绝缘材料的介电常数。然而，由于绝缘材料具有较高的介电常数，所以在减小寄生电容上存在限制。

发明内容

本发明的各种示例性实施方式针对一种可以减小相邻的导电结构之间的寄生电容的半导体器件及其制造方法。

一种制造半导体器件的示例性方法包括以下步骤：在衬底之上形成绝缘层；在绝缘层中形成开口部；在开口部的侧壁之上形成牺牲间隔件；在开口部的下部将第一导电图案形成在牺牲间隔件之上；在第一导电图案之上形成欧姆接触层；通过去除牺牲间隔件来形成气隙；通过在欧姆接触层之上形成阻挡层来覆盖气隙；以及在阻挡层之上形成第二导电图案以填充开口部的上部。

一种制造半导体器件的示例性方法包括以下步骤：在衬底之上形成多个第一导电图案；在包括第一导电图案的衬底的整个表面之上形成绝缘层；通过刻蚀绝缘层而在第一导电图案之间形成开口部；在开口部的侧壁之上形成牺牲间隔件；在开口部的下部将第二导电图案形成在牺牲间隔件之上；在第二导电图案之上形成欧姆接触层；通过去除牺牲间隔件来形成气隙；通过在欧姆接触层之上形成阻挡层来覆盖气隙；以及在阻挡层之上形成第三导电图案以填充开口部的上部。

一种示例性半导体器件包括：形成在衬底之上的多个导电结构，所述多个导电结构的每个包括第一导电图案；第二导电图案，所述第二导电图案被凹陷在所述多个导电结构之间；气隙，所述气隙形成在第一导电图案和第二导电图案之间；欧姆接触层，所述欧姆接触层形成在第二导电图案之上；阻挡层图案，所述阻挡层图案形成在欧姆接触层之上以覆盖气隙；以及第三导电图案，所述第三导电图案在阻挡层图案之上。

阻挡层图案可以包括：第一阻挡层图案，所述第一阻挡层图案形成在欧姆接触层之上以覆盖气隙，所述第一阻挡层图案形成在欧姆接触层的顶表面之上和侧壁之上，并且在气隙之上形成在导电结构的侧壁之上；和第二阻挡层图案，所述第二阻挡层图案形成在第一阻挡层图案之上。

第一阻挡层图案的形成在欧姆接触层的顶表面之上和侧壁之上的部分可以具有第一厚度，并且第一阻挡层图案的在气隙之上形成在导电结构的侧壁之上的部分可以具有比第一厚度小的第二厚度。

所述多个第一导电图案的每个可以包括位线，并且其中，第二导电图案、欧姆接触层以及第三导电图案可以构成储存节点接触插塞。

第二导电图案可以包括含硅材料，第三导电图案可以包括含金属材料。

所述示例性半导体器件还可以包括：掩埋栅型晶体管，所述掩埋栅型晶体管包括掩埋在衬底中的栅电极；和电容器，所述电容器形成在第三导电图案之上。