[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种制作具有减少主体电流（body current）的N-MOSFET（N型金属氧化物场效应晶体管）的方法。

背景技术

集成电路尤其是超大规模集成电路中的主要器件是金属氧化物半导体（MOS）。随着半导体技术的发展，集成电路在性能和功能上的进步是突飞猛进的，并且MOS器件的几何尺寸一直在不断缩小，目前其特征尺寸已经进入纳米尺度。在MOS器件按比例缩小的过程中，漏极电压并不随之减小，这就导致源极、漏极间的沟道区存在较强的横向电场，在强电场作用下，使得载流子在运输的过程中发生碰撞电离，产生额外的电子空穴对，部分热载流子注入栅极电介质层，同时载流子在两次碰撞之间会加速到比热运动速度高出许多倍速度，因此动能很大，这些载流子被称为热载流子，所述热电子会向栅极电介质层注入，从而引起热载流子注入效应（hot carrier injection effect）。从而影响器件特性，例如，阈值电压的上升，饱和电流的下降以及载流子迁移率的下降等。尤其，对于高压半导体器件的应用，热载流子注入效应影响器件的可靠性，特别对于NMOS半导体器件。目前通常采用磷注入来形成漏区和漂移区（drift area）。

如图1A-1E所示其是现有技术中形成NMOS半导体器件的方法，首先，如图1A所示，提供半导体衬底100，在半导体衬底100具有有源区、阱以及浅沟槽隔离结构，在半导体衬底上形成栅极介电层101；接着如图1B所示，在栅极介电层101上形成多晶硅层，图案化所述多晶硅层和栅极介电层101，以阱上方形成NMOS栅极102；接着如图1C所示，在栅极102的两侧半导体衬底100上进行轻掺杂漏（LDD）磷注入，以形成轻掺杂区103；接着如图1D所示，在半导体衬底100和栅极102上形成二氧化硅和氮化硅层，采用各向异性刻蚀所述二氧化硅和氮化硅层以在栅极102的两侧形成侧墙104；接着如图1E所示，在栅极102的侧墙104两侧的半导体衬底上形成源漏区105并进行激活。

上述现有技术中，在形成NMOS半导体器件的过程中引起热载流子注入效应。

因此，需要一种新的半导体器件的制作方法，以解决NMOS半导体器件中的热载流子注入效应。

发明内容

针对现有技术的不足，本发明提供一种半导体器件的制造方法，包括：提供半导体衬底；在所述半导体衬底上依次形成栅极介电层和栅极材料层；图案化所述栅极材料层和所述栅极介电层，以形成栅极；执行LDD注入；在所述半导体衬底上所述栅极的两侧形成侧墙结构；其中，所述LDD注入步骤包括第一离子注入步骤和第二离子注入步骤，先执行所述第一离子注入步骤再执行所述第二离子注入步骤或者先执行所述第二离子注入步骤再执行所述第一离子注入步骤，所述第一离子注入的离子剂包括硅或者锗；在执行LDD注入之后直接进行侧墙薄膜的热处理工艺。

优选地，所述第二离子注入的离子为磷。

优选地，所述LDD注入步骤为先进行磷注入然后进行硅或者锗注入。

优选地，所述LDD注入步骤为先进行硅或者锗注入然后进行磷注入。

优选地，形成所述侧墙结构的方法为化学气相沉积工艺。

优选地，所述化学气相沉积工艺的反应温度为500℃至800℃，反应时间为10分钟至10小时。

优选地，还包括在形成所述侧墙结构之后执行重离子注入以形成源漏区并进行退火的步骤。

综上所述，本发明提出了一种新的半导体器件的制作方法，通过优化LDD离子注入以避免产生热载流子注入效应，在进行LDD离子注入的过程中，引入的Si注入或者Ge注入将产生较多的间隙，在进行磷注入的同时伴随着Si注入或者Ge注入，并且在形成侧墙薄膜之后增强了磷离子的瞬态增强扩散（TED）。减少了半导体器件中的横向电场，从而改善了热载流子注入效应。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。附图中：

图1A-1E为根据现有技术制作NMOS半导体器件的相关步骤所获得的器件的剖视图；

图2A-2E为根据本发明一个实施方式制作NMOS半导体器件的相关步骤所获得的器件的剖视图；

图3为根据现有技术和本发明一个实施方式在LDD注入之后离子浓度-深度函数曲线；

图4为根据现有技术和本发明一个实施方式在形成侧墙之后形成的轻掺杂区的剖面示意图；