[发明专利]一种PSOI横向高压功率半导体器件

说明书

技术领域

本发明涉及半导体技术，具体的说是涉及一种PSOI（Partial Silicon-On-Insulator）横向高压功率半导体器件。

背景技术

SOI（Silicon-On-Insulator）具有理想的介质隔离、集成度高、寄生效应小、抗辐照能力强等特点，是前景看好的低功耗器件，尤其适用于无线通信领域中的射频放大器或者微功耗集成电路。但当前SOI面临着两个难题：（1）埋氧层阻断电势线透入基体，使得顶层硅的电力线密集，提前发生雪崩击穿，导致SOI高压功率器件的击穿电压较低；（2）埋氧层较差的导热性造成有源区产生的热量无法导入基体，致使器件温度高，自加热效应明显。为了解决一般SOI结构具有的自加热效应和耐压低的问题，人们提出了许多方法：如Nakagawa提出在漂移区与埋氧层之间增加一层浓度较高且很薄的n型重掺杂层，或在埋氧层上加一薄层高阻SIPOS层来屏蔽衬底偏压的影响；Merchant等人根据RESURF（Reduced Surface Field）原理，设计漂移区浓度为优化的线性掺杂分布的SOI高压器件。其中，PSOI结构由于在漏端或源端开有硅窗口，为高压器件提供了一个热导通路径，从而缓解器件的自加热效应。器件耐压时，电势线通过硅窗口向衬底扩展，衬底的耗尽区承担一部分耐压，因此器件具有更高的击穿电压。

发明内容

本发明所要解决的技术问题，就是针对上述问题，提出一种PSOI横向高压功率半导体器件。

本发明解决上述技术问题所采用的技术方案是：一种PSOI横向高压功率半导体器件，其元胞结构包括第一导电类型半导体衬底1、埋氧化层2、第一导电类型半导体体区31、第二导电类型半导体缓冲层41、第一导电类型半导体第一重掺杂区32、第二导电类型半导体第一重掺杂区42、第二导电类型半导体第二重掺杂区43、层间介质51、栅氧化层52、源极金属61、漏极金属62和多晶硅栅电极63，其特征在于，还包括第一导电类型半导体埋层34、第二导电类型半导体第一漂移区44、第二导电类型半导体第二漂移区45和第二导电类型半导体埋层46；其中，第一导电类型半导体埋层34、第二导电类型半导体埋层46和埋氧化层2依次连接并覆盖在第一导电类型半导体衬底1上表面，第一导电类型半导体体区31设置在第一导电类型半导体埋层34上表面，第一导电类型半导体第一重掺杂区32和第二导电类型半导体第一重掺杂区42分别独立设置在第一导电类型半导体体区31中，第二导电类型半导体第一漂移区44设置在第二导电类型半导体埋层46上表面，第二导电类型半导体第二漂移区45设置和在第二导电类型半导体缓冲层41设置在埋氧化层2的上表面，第一导电类型半导体体区31、第二导电类型半导体第一漂移区44、第二导电类型半导体第二漂移区45和第二导电类型半导体缓冲层41依次连接，第二导电类型半导体第二重掺杂区43设置在第二导电类型半导体缓冲层41中，源极金属61设置在第一导电类型半导体第一重掺杂区32和部分第二导电类型半导体第一重掺杂区42的上表面，漏极金属62设置在部分第二导电类型半导体第二重掺杂区43的上表面，栅氧化层52设置在部分第二导电类型半导体第一重掺杂区42和第一导电类型半导体体区31的上表面，多晶硅栅电极63设置在栅氧化层52的上表面，层间介质51填充在源极金属61、漏极金属62之间将源极金属61、漏极金属62和多晶硅栅电极63相互隔离。

本发明总的技术方案，一方面，在源端下方引入第二导电类型半导体埋层46，避免载流子在源端过度集中，减小器件在源端的功耗，从而改善器件的自加热效应；另一方面，第二导电类型半导体第一漂移区44采用均匀掺杂，第二导电类型半导体第二漂移区45采用浓度相对较高的掺杂，可以减小漂移区的电阻率，降低器件的比导通电阻，进而减小器件的功耗和温度；再一方面，第二导电类型半导体第二漂移区45采用线性掺杂或阶梯掺杂，可以优化高压器件的表面电场，使得器件的击穿电压提高。同时，浓度相对较低的第二导电类型半导体第一漂移区44和浓度相对较高的第二导电类型半导体第二漂移区45构成阶梯掺杂，耐压时，在界面处引入一个新的电场尖峰，优化器件的漂移区电场，进一步提高器件击穿电压。所述的PSOI横向高压功率半导体器件与传统SOI横向器件相比，具有更好的自加热效应，更低的比导通电阻和更高的击穿电压。在相同芯片面积的情况下具有更小的导通电阻（或在相同的导通能力的情况下具有更小的芯片面积），从而降低器件的制造成本。

具体的，所述第二导电类型半导体第二重掺杂区43用第一导电类型半导体第二重掺杂区33代替。