[发明专利]保护环结构及其制造方法

说明书

技术领域

本发明是有关于一种集成电路装置，特别是有关于一种集成电路装置的保护环结构及其制造方法。

背景技术

在半导体工艺中，可同时于半导体晶圆(Wafer)上制作出多个分别设置有集成电路(IC)的芯片(die)。随着半导体工艺技术（例如，高分辨率光刻（photolithography）与各向异性（anisotropic）等离子（plasma）蚀刻）的发展，进而显著地降低在集成电路中所形成的半导体装置的尺寸并增加半导体装置的组件密度。然而，其他工艺技术，例如用于分离晶圆内的芯片的芯片划片(diescribing)技术，引起了沿着芯片边界的横向应力。上述横向应力迁移将可进一步进入芯片的核心电路区域，因而造成集成电路的成品率与性能降低。此外，由环境湿气所造成的芯片内的集成电路的氧化也降低了其成品率与性能。

因此，便需要沿着半导体芯片形成保护环结构(guard ring structure)，以用于在集成电路中隔离湿气与强化集成电路的结构。

发明内容

有鉴于此，本发明提出一种保护环结构及其制造方法。

依据本发明一实施方式，提供一种保护环结构，包括：半导体基板，具有为第一环状物与第二环状物所环绕的电路区，该第一环状物与该第二环状物分别包括：分隔的多个第一掺杂区，形成于该半导体基板的上部；以及互连组件，形成于该半导体基板上，覆盖该多个第一掺杂区。

依据本发明另一实施方式，提供一种保护环结构，包括：半导体基板，具有为第一环状物与第二环状物所环绕的电路区，其中该半导体基板具有第一掺杂类型，该第一环状物与该第二环状物分别包括：第一掺杂区，埋设于该半导体基板的一部分中，具有相反于该第一掺杂类型的第二掺杂类型；以及互连组件，形成于该半导体基板上，覆盖该第一掺杂区。

依据本发明又一实施方式，提供一种保护环结构的制造方法，包括：提供半导体基板，具有第一掺杂区形成该半导体基板的上部；形成多个图案化的光阻层于该半导体基板上，环绕该半导体基板，其中该多个图案化的光阻层中的每一个分别包括沿着第一方向延伸的多个平行的第一条状部以及形成于该多个平行的第一条状部之间且沿垂直于该第一方向的第二方向延伸的多个第一桥接部；使用该多个图案化的光阻层为蚀刻掩膜，对该第一掺杂区施行蚀刻工艺，移除未被该多个图案化的光阻层所覆盖的该第一掺杂区，并形成多个图案化的第一掺杂区，其中该多个图案化的第一掺杂区中的每一个分别包括沿着该第一方向延伸的多个平行的第二条状部，以及形成于该多个平行的第二条状部之间且沿着垂直于该第一方向的该第二方向延伸的多个第二桥接部；移除该多个图案化的光阻层；以及形成多个互连组件于该半导体基板上，分别覆盖该多个互连组件下方的该多个图案化的第一掺杂区的其中之一。

依据本发明又一实施方式，提供一种保护环结构的制造方法，包括：提供半导体基板，具有第一掺杂区形成该半导体基板的上部；形成多个图案化的光阻层于该半导体基板上，环绕该半导体基板，其中该多个图案化的光阻层的每一个分别包括沿着第一方向延伸的多个平行的第一条状部以及沿着垂直于该第一方向的第二方向自该多个平行的第一条状部的每一个的相对两侧延伸的多个第一臂部；使用该多个图案化的光阻层作为蚀刻掩膜，对该第一掺杂区执行蚀刻工艺，移除未被该多个图案化的光阻层所覆盖的该第一掺杂区，并形成多个图案化的第一掺杂区，其中该多个图案化的第一掺杂区中的每一个分别包括沿着该第一方向延伸的多个平行的第二条状部，以及形成于该多个平行的第二条状部之间且沿着垂直于该第一方向的该第二方向自该多个平行的第二条状部的每一个的相对两侧延伸的该多个第二臂部；移除该多个图案化的光阻层；以及形成多个互连组件于该半导体基板上，分别覆盖该多个互连组件下方的该多个图案化的第一掺杂区的其中之一。

本发明所提出的保护环结构及其制造方法，可降低或消除基板噪声耦合问题。

附图说明

图1为依据本发明实施方式的集成电路芯片的上视图。

图2为图1所示集成电路芯片中的沿2-2线的剖面图。

图3为依据本发明另一实施方式的保护环结构的剖面图。

图4为依据本发明又一实施方式的保护环结构的剖面图。

图5为依据本发明另一实施方式的保护环结构的剖面图。

图6为依据本发明实施方式的保护环结构的上视图。

图7～图11为依据本发明实施方式的保护环结构的制造方法的上视图。

图12为图9所示区域的立体示意图。

图13为图3～图5所示的环状物的上视图。