[发明专利]半导体器件的制造方法

说明书

技术领域

本发明半导体制造领域，涉及一种半导体器件的制造方法。

背景技术

在半导体器件、尤其是MOS晶体管中，提高场效应晶体管的开关频率的一种主要方法是提高驱动电流，而提高驱动电流的主要途径是提高载流子迁移率。现有一种提高场效应晶体管载流子迁移率的技术是应力记忆技术(StressMemorization Technique，简称SMT)，通过在场效应晶体管的沟道区域形成稳定应力，提高沟道中的载流子迁移率。通常拉应力可以使得沟道区域中的分子排列更加疏松，从而提高电子的迁移率，适用于NMOS晶体管；而压应力使得沟道区域内的分子排布更加紧密，有助于提高空穴的迁移率，适用于PMOS晶体管。

从单轴工艺诱致应变的最优引入方向方面来说，对于NMOS器件，在沿沟道方向上引入张应变以及在垂直于沟道方向上引入压应变对提高其沟道中电子的迁移率最有效；另一方面，对于PMOS器件，在沿沟道方向上引入压应变对提高其沟道中空穴的迁移率最有效。根据这一理论，已发展了许多方法，其中一种方法是产生“全局应变”，也即，施加从衬底产生的应力到整体晶体管器件区域，全局应变是利用如下结构产生的，例如普通硅衬底上通过缓冲层外延生长不同晶格常数的SiGe、SiC等材料，在其上继续生长低缺陷的单晶硅层以实现全局应变硅层的形成；或者利用制作绝缘体上硅的方法实现绝缘体上的硅锗、应变硅结构。另一种方法是产生“局部应变”，也即，利用与器件沟道相邻的局部结构或者工艺方法产生相应的应力作用到沟道区产生应变，局部应变通常是例如如下结构所产生的：产生应力的浅槽隔离结构、（双）应力衬里、PMOS的源/漏极（S/D）区域中嵌入的SiGe（e-SiGe）结构、PMOS的源/漏极（S/D）区域中嵌入的Σ形SiGe结构、NMOS的源/漏极（S/D）区域中嵌入的SiC（e-SiC）结构等。其中，嵌入式锗硅（SiGe）技术（eSiGe技术）由于其能够对沟道区施加适当的压应力以提高空穴的迁移率而成为PMOS应力工程的主要技术之一。目前，存在两种锗硅应力引入技术，一种是在PMOS晶体管的源/漏区形成锗硅应力层，另一种是在栅极结构的正下方、在沟道区中形成锗硅应力层。

但是，上述产生沟道局域应变并改变作用沟道应力类型的方法有的需要复杂的工艺，有的容易向沟道引入缺陷，有的适用范围窄；另一方面，随着器件特征尺寸的不断缩小，上述方法所带来的诱致应变效果也在不断减弱。

因此，提供一种半导体器件的制造方法以进一步提高沟道迁移率实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件的制造方法，用于解决现有技术中MOS器件沟道迁移率不高的问题。

为实现上述目的及其他相关目的，本发明提供一种半导体器件的制造方法，所述半导体器件的制造方法至少包括以下步骤：

S1：提供一衬底，在所述衬底上形成栅极结构；所述栅极结构正下方的衬底中设有沟道区域；

S2：刻蚀所述栅极结构两侧的衬底区域，形成凹蚀区域，并在所述凹蚀区域表面进行离子注入，以使所述凹蚀区域表面非晶化；

S3：沉积应力层，所述应力层覆盖所述凹蚀区域表面及所述栅极结构表面；然后进行退火，使非晶化的凹蚀区域表面再结晶以产生第一应力，所述第一应力与所述应力层产生的第二应力相叠加并传递至所述沟道区域且保留在所述沟道区域中；

S4：去除所述应力层，并在所述栅极结构两侧的凹蚀区域中分别形成源极和漏极。

可选地，于所述步骤S2中，采用Ge元素、Sn元素或C元素中的至少一种进行离子注入。

可选地，于所述步骤S2中，离子注入的能量范围是0.5～50KeV，离子注入剂量范围是5E13～5E15atoms/cm²，离子注入角度范围是15～45°。

可选地，于所述步骤S3中，所述应力层为拉应力层或压应力层。

可选地，所述应力层的材料包括TaC或SiN。

可选地，于所述步骤S1中还包括在所述栅极结构两侧区域的衬底中进行轻掺杂的步骤，所述轻掺杂采用砷、磷、硼或铟元素中的一种或多种。

可选地，所述衬底为SOI衬底，其包括埋氧层，所述凹蚀区域底部高于所述埋氧层底部。

可选地，所述衬底为SOI衬底，其包括埋氧层，所述凹蚀区域底部低于或齐平于所述埋氧层底部。