[发明专利]一种阵列基板及其制备方法和显示装置

说明书

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种阵列基板及其制备方法和显示装置。

背景技术

由于非晶硅存在因本身自有的缺陷而导致的开态电流低、迁移率低、稳定性差等问题，使它在很多领域受到了限制，为了弥补非晶硅本身缺陷，扩大在相关领域的应用，低温多晶硅(Low Temperature Poly-Silicon，LTPS)技术应运而生。

随着薄膜晶体管液晶显示技术（Thin Film Transistor Liquid Crystal Display，TFT-LCD）技术的发展，基于低温多晶硅的显示技术逐渐成为主流。如图1所示，现有技术中的低温多晶硅薄膜晶体管阵列基板包括：衬底基板101、缓冲层102、有源区103、栅电极106、源电极105、漏电极104、数据线107、透明公共电极108、像素电极109、栅绝缘层111、中间介电层112、平坦层113和钝化层114。

随着像素技术开发的需求，如何增大存储电容成为一个重要的关注点，现有技术中为达到增大存储电容的目的，如图2所示，在阵列基板中设置有公共电极线201，所述公共电极线201与栅电极106同层设置，并与位于其上方的像素电极109共同形成存储电容。

图2中所示的低温多晶硅薄膜晶体管阵列基板的制作流程具体包括：

第一步，参见图3，在衬底基板101上形成缓冲层102。

第二步，参见图3，在完成缓冲层102制作的衬底基板上，通过构图工艺，形成有源区103。

第三步，参见图4，在完成有源区103制作的衬底基板上，沉积氧化硅或氮化硅层，形成栅绝缘层111。

第四步，参见图4，在完成栅绝缘层111制作的衬底基板上，利用构图工艺，制作栅电极106和公共电极线201。

第五步，参见图4，采用离子注射方式将高浓度的n型杂质离子掺杂到有源层103的两侧，在有源层103的相对两侧分别形成源电极105、漏电极104。

第六步，参见图5，在完成第五步的衬底基板上，沉积氧化硅或氮化硅层，形成中间介电层112；并通过构图工艺，形成贯穿所述栅绝缘层111和中间介电层112的过孔V1。

第七步，参见图6，在完成中间介电层112制作的衬底基板上形成数据线107，且所述源电极105通过所述过孔V1与数据线107电连接。

第八步，参见图7，在完成数据线107、源电极105和漏电极104制作的衬底基板上，形成平坦层113，并通过构图工艺，形成贯穿该绝缘层113的过孔V2。

第九步，参见图8，在完成平坦层113制作的衬底基板上，使用磁控溅射法在平坦层113上沉积一层透明导电薄膜，然后利用构图工艺，形成透明公共电极108。

第十步，参见图9，在完成透明公共电极108制作的衬底基板上，形成钝化层114，并通过构图工艺，形成贯穿该钝化层114的过孔V3。

第十一步，参见图10，在完成绝缘层114制作的衬底基板上，使用磁控溅射法在绝缘层113上沉积一层氧化铟锡ITO透明导电薄膜，然后利用构图工艺，形成像素电极109，使得所述像素电极109通过过孔V1、过孔V2和过孔V3与漏电极104电连接。

通过上述对现有技术中的低温多晶硅薄膜晶体管阵列基板制作方法的具体论述可知，在该阵列基板中，虽然所述公共电极线201与栅电极106是经过一次曝光工艺形成，但制作过程中至少需要通过八次曝光刻蚀等构图工艺，该阵列基板的制作过程中仍存在制造工艺流程复杂，制造流程繁多，成本高，耗时长等问题。

发明内容

本发明实施例提供了一种阵列基板及其制备方法和显示面板，用以解决现有技术中工艺复杂、成本高、耗时长的问题，同时达到增大存储电容的目的。