[发明专利]提高整合被动器件电感器Q值的方法

说明书

技术领域

本发明涉及半导体制造领域，更具体地说，本发明涉及一种提高整合被动器件电感器Q值的方法以及由此制成的整合被动器件电感器。

背景技术

整合被动器件（Integrated Passive Device,简称IPD，也称为集成无源器件）指的是在高阻硅衬底上制作的电阻、电容、电感等被动器件。其中，通过在高阻硅衬底上进行器件制作以得到高性能。

对于作为整合被动器件的电感器（本文中称为整合被动器件电感器）而言，其最重要的性能是电感器的品质因子Q，在高阻衬底上制作电感时电感Q值主要由衬底电阻决定，衬底电阻越高，电感Q值越大，电感性能越好。然而我们发现由于高阻衬底掺杂浓度非常低，衬底表面容易发生反型或积累而在表面形成一层导电层，该导电层会降低衬底的有效阻抗从而使得电感Q值和性能下降,当衬底阻抗越高时该现象越明显。

图1示意性地示出了根据现有技术的整合被动器件电感器。如图1所示，在现有技术中，对于整合被动器件电感器的制造，一般是在高阻硅衬底1上直接生长一个层间绝缘层(ILD:Interlayer Dielectric)2，然后开始在层间绝缘层层2上淀积金属制作电感器3。

但是，随着对器件性能要求的提高，希望能够提供一种能够提高整合被动器件电感器的Q值的技术方案。

发明内容

本发明所要解决的技术问题是针对现有技术中存在上述缺陷，提供一种能够提高整合被动器件电感器的Q值的方法。

发明人有利地发现提高高阻硅衬底表面的缺陷数会使得表面产生的反型或积累电荷数大大减小，从而高阻硅衬底有效阻值不会下降而保持电感的高Q值。

根据本发明的第一方面，提供了一种提高整合被动器件电感器Q值的方法，包括：首先，在高阻硅衬底上直接淀积一个无定形硅层，以使得无定形硅层直接形成在高阻硅衬底上；随后，在无定形硅层上直接生长一个层间绝缘层，以使得层间绝缘层直接形成在无定形硅层上；然后，在层间绝缘层层上淀积金属层，并形成金属层的图案从而制作电感器。

优选地，所述高阻硅衬底是电阻率大于或等于100欧姆·厘米的硅衬底。

优选地，所述层间绝缘层为二氧化硅层。

根据本发明的第二方面，提供了一种整合被动器件电感器，其包括：直接布置在高阻硅衬底上的无定形硅层、直接布置在无定形硅层上的层间绝缘层、以及布置在层间绝缘层层上的形成有金属层图案以形成电感器的金属层。

优选地，所述高阻硅衬底是电阻率大于或等于100欧姆·厘米的硅衬底。

优选地，所述层间绝缘层为二氧化硅层。

在本发明的中，通过在高阻硅衬底与层间绝缘层层之间布置一个无定形硅层，从而使得表面导电层从高阻硅衬底与层间绝缘层表面转移到无定形硅与层间绝缘层表面,由于无定形硅是一种无序材料,其没有完整的晶胞和由晶胞组成的完整晶格,存在大量的结构上和键结上的缺陷，有效地增加了表面缺陷密度，大大降低了表面电荷的产生，从而有效地提高了整合被动器件电感器Q值。

附图说明

结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：

图1示意性地示出了根据现有技术的整合被动器件电感器。

图2示意性地示出了本发明优选实施例的整合被动器件电感器。

需要说明的是，附图用于说明本发明，而非限制本发明。注意，表示结构的附图可能并非按比例绘制。并且，附图中，相同或者类似的元件标有相同或者类似的标号。

具体实施方式

为了使本发明的内容更加清楚和易懂，下面结合具体实施例和附图对本发明的内容进行详细描述。

图2示意性地示出了本发明优选实施例的整合被动器件电感器。

在本发明的具体实施例中，提高整合被动器件电感器Q值的方法包括：

首先，在衬底1（优选的，衬底1是高阻硅衬底）上直接淀积一个无定形硅层4，以使得无定形硅层4直接形成在高阻硅衬底1上；即，高阻硅衬底1与无定形硅层4之间不存在其它层。

其中，“高阻硅衬底”指的是电阻率大于或等于100欧姆·厘米的硅衬底。其中，优选地，无定形硅层4的厚度优选地为不小于1000A。

随后，在无定形硅层4上直接生长一个层间绝缘层2，以使得层间绝缘层2直接形成在无定形硅层4上；即，层间绝缘层2与无定形硅层4之间不存在其它层。

其中，优选的，层间绝缘层2为二氧化硅层。

然后，在层间绝缘层层2上淀积金属层，并形成金属层的图案从而制作电感器3。