[发明专利]用于数字信号处理的基于片区的交织和解交织

说明书

背景技术

数字信号处理在多种多样的应用程序中获得了使用。这些应用中的很多都是实时的，在该意义上，对于数据的处理存在时间约束，以便其对于终端用户来说是有意义的或者有用的。这方面的一个例子是数字广播流，例如数字电视和数字无线电。数据信号处理系统需要能够足够快速地对实时流进行处理和解码，以便使数据能够像其被接收那样快速地被输出（除非缓冲）。

数字信号处理系统除了使用更加通用的数字信号处理器之外，通常还使用一个或多个专用硬件外围设备。这些硬件外围设备是被设计为以快速和高效方式来执行特定的信号处理任务的处理模块。例如，交织和解交织是通常使用硬件外围设备来针对实时数据执行的操作。交织和解交织是存储器密集型的操作，执行该操作的硬件外围设备使用相关联的专用存储器设备对数据进行重新排序。

但是，不同类型的实时数据的要求变化非常大。例如，世界范围内使用的各种不同的数字电视和无线标准通常具有不同结构的实时数据，例如，使用不同的类型或者参数进行编码、交织、均衡等等。如果数字信号处理系统能足够灵活地应用于不同的标准，那么用于交织/解交织的专用存储器设备必须足够地大，以便处理具有最大存储器要求的标准。结果，与交织/解交织硬件外围设备一起使用的存储器经常是未充分利用的。

存储器设备的一个示例是DRAM（动态随机存取存储器）设备。DRAM设备以页来组织它们所存储的内容，每一页的大小通常为几千字节。每一个DRAM一次只打开有限数量的页（通常为四页），并且打开一页来存取数据需要许多开销周期。

下面所描述的实施例并不限于解决已知数字信号处理系统的任何或者所有缺点的实现。

发明内容

提供该概括以便以简化形式来介绍在下面的具体实施方式中进一步描述的构思的精华。该概括并不是旨在标识要求保护的主题的关键特征或者必要特征，也不是旨在用作帮助确定所要求保护的主题的范围。

描述了行列交织的数据的基于片区（Tile）的交织和解交织。在一个示例中，将解交织划分成两个存储器传输阶段，第一阶段从片上存储器到DRAM，第二阶段从DRAM到片上存储器。每一阶段都对行列交织的数据块的一部分进行操作，并对这些数据项进行重新排序，使得第二阶段的输出包括解交织的数据。在第一阶段中，根据非线性的存储器读地址序列从片上存储器读取数据项，并将这些数据项写入DRAM。在第二阶段中，根据高效地利用了DRAM接口的线性地址序列的突发，从DRAM读取数据项，并根据非线性的存储器写地址序列，将这些数据项写回到片上存储器。

第一方面提供了一种片上数字信号处理系统，其包括：第一存储器，用于存储以第一序列排列的多个数据项，每一个数据项在所述第一存储器上具有相关联的存储器地址，所述多个数据项包括一块数据项的一个子集；第二存储器；耦接到所述第一存储器和所述第二存储器的传输引擎，其包括去往动态随机存取存储器DRAM的端口，其中所述传输引擎配置为：在第一存储器传输阶段中，将所述多个数据项从所述第一存储器直接传输到所述DRAM，在第二存储器传输阶段中，将所述多个数据项从所述DRAM直接传输到所述第二存储器，其中，在所述第一存储器传输阶段中，所述传输引擎用于：根据预定的非线性的存储器读地址序列，从所述第一存储器读取所述多个数据项，并将所述多个数据项写入到所述DRAM，并且其中，在所述第二存储器传输阶段中，所述传输引擎用于：根据线性地址序列的突发，从所述DRAM读取所述多个数据项，线性地址序列的每一个突发都具有基于DRAM接口突发大小所选定的长度，以及根据预定的非线性的存储器写地址序列，将所述多个数据项写入到所述第二存储器，使得所述多个数据项按照与所述第一序列不相同的第二序列排列在所述第二存储器上，其中所述第一序列和所述第二序列中的一个包括行列交织的数据。

第二方面提供了一种在数字信号处理系统中对一块数据项执行交织或解交织操作的方法，该方法包括：根据预定的非线性的存储器读地址序列，从第一片上存储器读取以第一序列存储的第一多个数据项，其中所述第一多个数据项包括该块数据项的一个子集；将所述第一多个数据项写入动态随机存取存储器DRAM；根据线性地址序列的突发，从所述DRAM读取所述第一多个数据项，线性地址序列的每一个突发均具有基于DRAM接口突发大小所选定的长度；以及根据预定的非线性的存储器写地址序列，将所述第一多个数据项写入第二片上存储器，使得所述数据项以与所述第一序列不相同的第二序列排列在所述第二片上存储器上，并且其中，所述第一序列和所述第二序列中的一个包括行列交织的数据。