[发明专利]导电插塞的形成方法

说明书

技术领域

本发明涉及半导体技术领域，特别是涉及一种导电插塞的形成方法，该导电插塞与金属栅极晶体管的金属栅极电连接。

背景技术

随着集成电路集成度的提高，半导体制造工艺的特征尺寸也越来越小，传统的多晶硅栅极因其电性能的缺陷而逐渐被金属栅极替代。目前，栅极结构基本都采用高k介质层作为栅介质层、金属层作为栅极，以满足器件电学性能的要求。

图1是现有一种金属栅极晶体管的剖面结构示意图，如图1所示，该金属栅极晶体管包括：衬底1；位于衬底1上的高k介质层2；位于高k介质层2上的金属栅极3，金属栅极3包括功函数金属层31和位于功函数金属层31上的铝层32；位于金属栅极3两侧、并位于衬底1内的源极4和漏极5；位于金属栅极3和高k介质层2周围的侧墙6；位于衬底1上的第一层间介质层7，第一层间介质层7的上表面与铝层32的上表面齐平。

金属栅极晶体管的金属栅极3上方形成有导电插塞（未图示），使金属栅极3与导电插塞电连接，以布金属连接线。现有在金属栅极上方形成导电插塞的方法包括：

如图2所示，在第一层间介质层7及金属栅极3上形成第二层间介质层8；对第二层间介质层8进行干法刻蚀，以在第二层间介质层8内形成接触孔9，接触孔9的底部露出铝层32；

如图3所示，进行干法刻蚀之后，对接触孔9进行湿法清洗，以去除所述干法刻蚀步骤在接触孔9的底部和侧壁所形成的聚合物10（如图2所示）；

如图5所示，进行湿法清洗之后，向接触孔9（如图3所示）内填充金属，以形成导电插塞12。

但是，利用现有方法在金属栅极晶体管的金属栅极上方形成导电插塞时，会出现金属栅极与导电插塞无法电连接的问题出现。

发明内容

本发明要解决的问题是：利用现有方法在金属栅极晶体管的金属栅极上方形成导电插塞时，会出现金属栅极与导电插塞无法电连接的问题出现。

为解决上述问题，本发明提供了一种导电插塞的形成方法，所述导电插塞与金属栅极晶体管的金属栅极电连接，所述形成方法包括：

提供衬底；

在所述衬底上形成金属栅极，所述金属栅极包括铝层；

形成位于所述衬底上的第一层间介质层，所述第一层间介质层的上表面与铝层的上表面齐平；

在所述第一层间介质层及金属栅极上形成第二层间介质层；

进行第一干法刻蚀，以在所述第二层间介质层内形成底部露出铝层的接触孔；

进行第二干法刻蚀，以去除所述第一干法刻蚀步骤在接触孔底部和侧壁上所形成的聚合物；

所述第二干法刻蚀之后，向所述接触孔内填充金属，形成导电插塞。

可选地，所述第二干法刻蚀之后、导电插塞形成之前，还包括对接触孔进行湿法清洗的步骤。

可选地，所述第一干法刻蚀与第二干法刻蚀在同一反应腔室中进行。

可选地，利用含N₂的气体进行所述第二干法刻蚀。

可选地，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w。

可选地，所述气体还包括H₂。

可选地，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w，N₂与H₂的流量比为1：1至1：2。

可选地，利用含O₂及CO的气体进行所述第二干法刻蚀。

可选地，所述第二干法刻蚀的工艺参数包括：压强为50至200mtorr，射频功率为200至500w，偏置功率为50至300w，O₂与CO的流量比小于1：4。

可选地，所述接触孔的形成方法包括：

在所述第二层间介质层上形成图形化光刻胶层，所述图形化光刻胶层定义所述接触孔的位置；

以所述图形化光刻胶层为掩模，对所述第二层间介质层进行第一干法刻蚀，以在所述第二层间介质层内形成所述接触孔；

形成接触孔之后，去除所述图形化光刻胶层。

与现有技术相比，本发明的技术方案具有以下优点：