[发明专利]一种监测SRAM通孔开路的测试结构及其形成方法

说明书

技术领域

本发明属于半导体技术领域，特别是涉及一种监测SRAM通孔开路的测试结构及其形成方法。

背景技术

静态随机存储器（Static Random Access Memory，SRAM）是目前集成电路存储器件领域中非常重要的一种存储器件，作为存储器件，其因具有低功耗、数据存取速度快且与CMOS逻辑工艺兼容等特点，在现代超大规模集成电路中被广泛应用。随着技术的发展，集成电路内包含的晶体管等半导体器件的数目越来越多，为了将半导体器件连接起来，集成电路内一般设置有多个金属层。半导体器件通过接触孔（Contact，CT）与金属层连接，各金属层之间则通过通孔（Via）连接。

业界在集成电路制造过程中，通常会在晶圆的各个集成电路芯片周边制造测试结构，再在制造完成后对测试结构进行检测，以对相应的制造工艺进行测试。如图1所示为现有技术中制造在SRAM周边的测试结构，用于监测SRAM中通孔的刻蚀情况。所述实际的SRAM1结构至少包括：衬底11、形成于所述衬底11中有源区、通过接触孔12与所述有源区连接的第一金属层13、结合于衬底11表面且处于接触孔12之间多晶硅栅16、通过通孔14与所述第一金属层13连接的第二金属层15。所述测试结构2A至少包括：第一金属层23A和在所述第一金属层23A两端分别设置一个通孔24A；所述相邻第一金属层23A上的通孔24A通过第二金属线25A连接，形成规则的链式结构。所述测试结构2A位于衬底11上方，测试结构2A和衬底11之间用介质材料填充。由图1可看出，SRAM的第一金属层13和现有测试结构2A的第一金属层23A在垂直方向上存在高度差，由于这个高度差的存在，后续进行通孔曝光时，SRAM和测试结构中通孔的曝光形状就会有差别，最终将可能出现SRAM中的通孔与上下金属层未连接，但是测试结构中的通孔与上下金属层连接却正常。进行通孔24A电阻测试时，在由第一金属层23A、通孔24A及第二金属层25A组成链式测试结构两端施加电压，如在图2所示结构的两端施加电压，测出的通孔24A接触电阻也处于正常范围。这样，在测试结构通孔正常的情况下，技术人员就会认为SRAM中通孔也正常，但实际情况并未如此。因此，现有的测试结构已经不能准确地反映SRAM中通孔工艺情况，寻求一种更能准确反映SRAM中通孔工艺情况的测试结构是本领域技术人员需要解决的课题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种监测SRAM通孔开路的测试结构及其形成方法，用于解决现有技术中测试结构不能准确反映SRAM中通孔工艺情况的问题。

为实现上述目的及其他相关目的，本发明提供一种用于监测SRAM通孔开路的测试结构的形成方法，所述测试结构的形成方法至少包括：

提供一衬底，在所述衬底中形成至少两个浅沟道隔离区；

于每个浅沟道隔离区上形成接触孔，所述接触孔的高度等于SRAM中接触孔的高度；

于所述每个接触孔上形成第一金属层；

于所述每个第一金属层的表面两端分别设置有一个通孔；

分别位于相邻的两个第一金属层上的两个通孔通过第二金属层连接，从而获得链式的测试结构。

优选地，形成所述浅沟道隔离区后，在相邻的浅沟道隔离区之间的衬底上形成多晶硅栅。

优选地，形成所述接触孔的步骤包括：

在所述衬底上淀积一绝缘介质层，所述绝缘介质层的厚度与SRAM中对应位置的绝缘介质层的厚度一致；

刻蚀所述绝缘介质层直至露出衬底，从而形成接触孔，并于接触孔中填充导电材料，此时，制作的接触孔高度等于SRAM中接触孔的高度。

优选地，所述接触孔的高度范围为900～1800埃。

优选地，所述第一金属层为铜材料，所述第二金属层为铜材料。

优选地，形成所述第一金属层、通孔和第二金属层的具体步骤包括：

形成一底部金属层，所述底部金属层的图案与SRAM中第一金属层的图案相同；

在部分所述底部金属层上设置通孔，所述底部金属层上的通孔的位置与SRAM中第一金属层上通孔的位置对应一致；所述底部金属层上位于同一行的通孔中，每相邻两个通孔分为一组，每个通孔只属于一个组，且每组通孔均通过所述第二金属层连接；

在位于同一行中每组通孔之外的底部金属层缺断处添加增补金属线；位于同一行中每组通孔之外的底部金属层和所述增补金属线形成所述第一金属层；

去除使相邻行的增补金属线连接的行间部分的底部金属层；

将相邻行的头端或尾端通过行间金属线相连，构成所述链式的测试结构。