[发明专利]集成电路芯片的解剖方法

权利要求书

1.一种集成电路芯片的解剖方法，包括：

（1）提供一集成电路芯片，该集成电路芯片包括依次层叠设置的一封装层、一上层布线结构、中层布线结构以及一下层布线结构，该下层布线结构包括至少一低介电常数线间介质布线层，该至少一低介电常数线间介质布线层中有一目标低介电常数线间介质布线层；

（2）采用化学机械抛光方法，在一第一下压力下，以一第一线速度去除所述封装层至裸露所述上层布线结构，该第一下压力大于等于3psi，且小于等于8psi，且该第一线速度大于等于60米/分钟，且小于等于240米/分钟；

（3）采用化学机械抛光方法，在一第二下压力下，以一第二线速度去除所述上层布线结构至裸露所述中间布线结构，该第二下压力大于等于0.1psi，且小于等于3psi，且该第二线速度大于等于60米/分钟，且小于等于240米/分钟；

（4）采用化学机械抛光方法，在一第三下压力下，以一第三线速度去除所述中间布线结构至将露出所述下层布线结构，该第三下压力大于等于0.1psi，且小于等于3psi，且该第三线速度大于等于60米/分钟，且小于等于240米/分钟；以及

（5）采用化学机械抛光方法，在一第三下压力下，以一第三线速度去除所述下层布线结构至裸露所述下层布线结构中的目标低介电常数线间介质布线层，该第三下压力大于等于0.1psi，且小于等于3psi，且该第三线速度小于等于90米/分钟。

2.如权利要求1所述的集成电路芯片的解剖方法，其特征在于，所述步骤（2）包括以下步骤：

（21）将多个分担物置于所述集成电路芯片与一化学机械抛光机之间，使该集成电路芯片固定在该化学机械抛光机中，以分担集成电路芯片所受到的载荷；以及

（22）在所述第一下压力下，所述化学机械抛光机以所述第一线速度，并利用op-s抛光液去除所述封装层至露出所述所述上层布线结构。

3.如权利要求1所述的集成电路芯片的解剖方法，其特征在于，在所述步骤（2）之前进一步包括：在所述封装层的表面形成多个划痕，且该多个划痕至少穿透该封装层，以便依据划痕处露出的集成电路芯片的内部结构确定集成电路芯片的抛光程度。

4.如权利要求1所述的集成电路芯片的解剖方法，其特征在于，所述步骤（5）进一步包括步骤：利用扫描电镜确定得到的目标低介电常数线间介质布线层是否适合做原子力显微镜样品。

5.如权利要求4所述制样的集成电路芯片的解剖方法，其特征在于，当得到的目标低介电常数线间介质布线层不适合做原子力显微镜样品时，继续重复所述步骤（5）抛光处理所述低介电常数线间介质布线层及利用扫描电镜观察目标低介电常数线间介质布线层，直至得到适合做原子力显微镜样品的低介电常数线间介质布线层。

6.如权利要求1所述的集成电路芯片的解剖方法，其特征在于，所述步骤（2）至步骤（4）利用光学显微镜判断所述集成电路芯片的抛光程度。

7.一种集成电路芯片的解剖方法，包括：

（1）提供一集成电路芯片，该集成电路芯片包括依次层叠设置的一封装层以及一布线结构，该布线结构包括至少一低介电常数线间介质布线层，该至少一低介电常数线间介质布线层中有一目标低介电常数线间介质布线层；

（2）采用化学机械抛光法，在大于等于3psi，且小于等于8psi的下压力下，以大于等于60米/分钟，且小于等于240米/分钟的线速度抛光所述集成电路芯片，去除位于该集成电路芯片边缘周围的封装层至露出所述布线结构；以及

（3）继续采用化学机械抛光法，在大于等于0.1psi，且小于等于3psi的下压力下，抛光所述位于所述集成电路芯片边缘周围的布线结构至裸露所述目标低介电常数线间介质布线层。

8.如权利要求7所述的集成电路芯片的解剖方法，其特征在于，在步骤（1）中，所述布线结构由一下层布线结构组成，且该低下层布线结构包括多层低介电常数线间介质布线层，所述步骤（3）为：采用一化学机械抛光机在大于等于0.1psi，且小于等于3psi的下压力下，并以小于等于90米/分钟的线速度抛光所述位于所述集成电路芯片边缘周围的下层布线结构至裸露所述目标低介电常数线间介质布线层。