[发明专利]三维半导体装置

说明书

该专利申请要求于2012年8月22日在韩国知识产权局提交的第10-2012-0091920号韩国专利申请的优先权，申请的全部内容通过引用包含于此。

技术领域

本发明构思的实施例涉及一种半导体装置，具体地说，涉及形成电极的堆叠件及利用其制造三维半导体装置的方法。

背景技术

需要较高集成度的半导体装置来满足消费者对性能更优且价格便宜的需求。对于半导体存储装置，由于它们的集成度对于确定产品价格是很重要的因素，因此需要使集成度大大增加。对于典型的二维半导体存储装置或平面半导体存储装置，由于它们的集成度主要由单位存储单元占据的面积确定，因此集成度受精细图案形成技术的水平影响很大。然而，为了增加图案精细度所需要的极其昂贵的工艺设备对增加二维半导体装置或平面半导体装置的集成度具有实际性的限制。

为了克服这样的限制，最近已经提出了具有三维布置的存储单元的三维半导体存储装置。三维半导体存储装置还可以包括起访问存储单元的电通路作用的三维布置的导线（例如，字线）。

发明内容

本发明构思的示例实施例提供了一种允许减少设置在半导体装置中的电极的阶梯式连接结构的占据面积的方法。

本发明构思的另一示例实施例提供了一种形成具有阶梯式连接结构的电极的简化的方法。

本发明构思的另一示例实施例提供了一种其中提供有具有阶梯式连接结构的电极的半导体装置。

本发明构思的另一示例实施例提供了一种可以减小实现电连接结构所需的面积的半导体装置。

本发明构思的实施例提供了一种三维半导体装置，所述三维半导体装置包括具有顺序地堆叠在基板上的电极的电极结构，其中，每个电极包括：连接部，相对于设置有电极中的位于连接部上的一个电极的侧壁的平面向外水平地突出；以及对齐部，具有与电极中的位于对齐部上的一个电极或者电极中的位于对齐部下面的另一电极的侧壁共面的侧壁，其中，竖直相邻的至少两个电极具有共面的侧壁。

附图说明

通过下面结合附图进行的简短的描述，将更清楚地理解示例实施例。附图表示这里所描述的非限制性的示例实施例。

图1是示例性地示出根据本发明构思示例实施例的半导体装置的透视图。

图2是示出根据本发明构思示例实施例的制造半导体装置的方法的示意流程图。

图3是示出根据本发明构思示例实施例的制造半导体装置的方法的表格。

图4是示出根据图3中举例说明的第一示例的制造半导体装置的方法的流程图。

图5至图8是示例性地示出根据图3中举例说明的第一示例的制造半导体装置的方法的剖视图。

图9是示出根据图3中举例说明的第二示例的制造半导体装置的方法的流程图。

图10和图11是示例性地示出根据图3中举例说明的第二示例的制造半导体装置的方法的剖视图。

图12是示出根据图3中举例说明的第三示例的制造半导体装置的方法的流程图。

图13至图15是示例性地示出根据图3中举例说明的第三示例制造半导体装置的方法的剖视图。

图16是示出根据图3中举例说明的第四示例的制造半导体装置的方法的流程图。

图17和图18是示例性地示出根据图3中举例说明的第四示例的制造半导体装置的方法的剖视图。

图19是示出根据本发明构思的其他示例实施例的制造半导体装置的方法的表格。

图20是示出根据图19中举例说明的第五示例的制造半导体装置的方法的流程图。

图21至图24是示例性地示出根据图19中举例说明的第五示例的制造半导体装置的方法的剖视图。

图25和图26是示例性地示出根据图19中举例说明的第五示例的一种变型的制造半导体装置的方法的剖视图。

图27是示例性地示出根据本发明构思其他示例实施例的半导体装置的一部分的透视图。

图28和图29是示出根据本发明构思其他示例实施例的制造半导体装置的方法的示意图。

图30是示例性地示出根据图19中举例说明的第十示例的制造半导体装置的方法的示意图。

图31是示出根据本发明构思其他示例实施例的制造半导体装置的方法的流程图。

图32是示出根据本发明构思其他示例实施例的制造半导体装置的方法的示意图。

图33至图37是示出根据本发明构思其他示例实施例的变型的制造半导体装置的方法的示意图。