[发明专利]一种印制电路高密度叠孔互连方法

说明书

技术领域

本发明属于印制电路板制造领域，涉及印制电路孔互连方法，尤其是印制电路高密度叠孔互连方法。

背景技术

高智能化的电子信息产品不断趋向外形结构设计的微薄化，印制电路板作为电子信息产品电气功能实现的载体，其布线密度与层间孔互连的集成密度将直接影响电子信息产品电气性能的发挥与外形结构的微薄化程度。因此，印制电路板制造工艺中，高密度叠孔互连成为层间孔互连技术的发展趋势。

传统印制电路板采用通孔方法实现相邻层间电路互连，只能应用在简单电子设备中；HD I（High Density Interconnection）印制电路板具有较小的孔径与精细线路，在一定程度上提高了布线密度，但是仍然无满足电子信息产品的电信号高速传输、高频运算与智能化设计的要求，而且其内层埋通孔与外层盲孔分开设计与制造工艺无法进一步降低产品的尺寸。积层印制电路板的出现进一步适应了电子信息产品的高智能化要求，其通过高密度孔互连实现电信号的快速、可靠传输。目前层间孔互连技术中，任意层内通孔（Any Layer Inner Via Hole，ALIVH）技术采用特别的半固化片材料，通过激光钻孔、填充导电填料、层压铜箔、蚀刻线路，实现了任意层间孔互连；利用导电填料实现层间叠孔互连，大幅提高传输信号的真实性，同时缩小BGA内高密度排列的孔间距，但导电填料氧化会降低导电性、且电信号传输过程所产生的热量会加速导电填料的老化，导致印制电路工作可靠性差。如公开号为US20110289774、公开日期为2011-12-01的专利文献公开了采用导电填充料填塞钻孔并充当导电介质实现叠孔互连的方法；导电填料固化容易导致导电颗粒的氧化而降低孔的导电性，并且导电填料的溶剂挥发造成的填料致密性不好、工作过程中产生的热量都会加速导电填料的老化，降低印制电路板工作可靠性。

任意叠孔互连（Free Via Stacked Up Structure，FVSS）技术则是用电镀铜层将钻孔填满，再使得钻孔堆叠起来；由于需要对钻孔进行整孔填满，所以电镀过程对电镀铜工艺要求高，且电镀时间长，成本高。如公开号为CN102427684A、公开日期2012-04-05的专利文献公开了通过电镀填铜方式使钻孔内沉积致密的铜块，利用铜块实现层间互连的方法；填铜孔虽然稳定，但电镀工艺要求高、耗时长，电镀溶液耗费多，导致印制电路板制造成本昂贵。

发明内容

本发明针对现有层间孔互连技术中的缺陷提供一种印制电路高密度叠孔互连方法，该方法以钻孔、孔壁镀薄铜、填塞树脂、树脂表面镀铜工艺形成高密度叠孔互连结构。克服了采用导电填充料充当叠孔导电介质，因导电填充料的氧化、老化导致印制电路板工作可靠性差的问题；同时，叠孔互连结构中只需对孔壁镀薄铜层，镀铜工艺简单、工艺要求低、耗时短，降低了制造成本。本发明技术方案如下：

一种印制电路高密度叠孔互连方法，其特征在于包括以下步骤：

步骤1：在依次叠合设置有下铜层、绝缘介质层和上铜层的双面覆铜基板上采用激光钻孔的方法开设内层孔，内层孔的开口处于上铜层、孔底为下铜层；

步骤2：通过去钻污处理清洗内层孔的内部；

步骤3：对步骤2所得基板进行孔金属化，对上铜层与内层孔壁先进行化学镀形成导电薄铜层，再电镀加厚导电薄铜层，实现内层孔的导通互连，形成导通孔；

步骤4：将步骤3所得基板热压干膜后，采用激光直接成像或者照相底版成像使导通孔开口面上的干膜发生光化学反应，再经过显影去除未发生光化学的干膜，获得堵塞导通孔的阻塞层；

步骤5：将步骤4所得基板表面涂覆无铅焊料，并进行热风整平处理；

步骤6：对步骤5所得基板去膜，露出导通孔；

步骤7：采用真空塞孔机对经步骤6所得基板填塞树脂于导通孔内，并固化填塞树脂；

步骤8：采用高温热风对经步骤7所得基板去除无铅焊料，露出上铜层与填塞树脂，并采用磨板工艺磨平板面；

步骤9：将步骤8所得基板的上铜层与填塞树脂表面进行表面电镀铜，使填塞树脂表面形成与导通孔环连接的镀铜层；

步骤10：在步骤9所得基板的两个外表面的铜层上，经过图形转移形成所需电路图形，即电路图形层；

步骤11：对步骤10所得基板的两个电路图形层同时进行层压增层，首先对两个电路图形层进行表面粗化处理，然后通过粘合剂用热压机将外层纯铜箔与基板压合，压合后粘合剂作为新的绝缘介质层、外层纯铜箔作为新的上铜层；

步骤12：在步骤11所得基板的各新的上铜层上，在与步骤1所设置的内层孔对应位置分别采用激光钻孔方法开设叠孔；