[发明专利]基于多令牌环的加速器与处理器的耦合结构

权利要求书

1. 一种基于多令牌环的加速器与处理器的耦合结构，其特征在于包括：沿顺时针方向传递数据的内环、沿逆时针方向传递数据的外环、处理器、加速器，以及它们之间的接口模块：Local_acce_wrap、Ring_wrap和Pipeline_interface；其中，所述内环、外环结构相同，都包含八个环节点和一个控制器；所述处理器是基于MIPS指令集的六级流水线处理器；所述加速器是面向特定应用的运算单元； Local_acce_wrap模块是加速器的接口模块，用于在本地处理器与环上其它的处理器或加速器之间切换对加速器的访问权，选择加速器的结果是送往本地处理器还是送往环上其它的处理器或加速器；Ring_wrap模块是环的接口模块，用于在加速器与处理器之间切换对令牌环的占用权；Pipeline_interface模块是处理器的接口模块，用于在本地加速器或环上的其它处理器或加速器之间切换送往处理器的数据源，解析处理器发出的建立路径或释放路径信息，发往环的控制器。