[发明专利]具有与接触焊盘相重叠的嵌入式金属迹线的衬底的封装件

说明书

本发明公开了一种封装件以及制造封装件的方法。实施例封装件包括支撑导电柱的集成电路，具有在每个嵌入式金属迹线上的接触焊盘的衬底，接触焊盘宽度大于相应的嵌入式金属迹线宽度，以及将导电柱电连接至接触焊盘的导电材料。在实施例中，接触焊盘与金属迹线在一个方向上相重叠。本发明还公开了具有与接触焊盘重叠的嵌入式金属迹线的衬底的封装件。

技术领域

本发明涉及半导体技术领域，更具体地，涉及具有与接触焊盘（land pad）重叠的嵌入式金属迹线的衬底的封装件。

背景技术

半导体封装件已经持续地改进以满足高性能、小尺寸以及高速电子应用的新需求。因此，半导体封装件已经由老式的双列直插式封装件（dual in-line package，DIP）演化为最先进的诸如CSP的半导体封装件。因此，可以使用CSP作为它们的部件，以小型化诸如智能电话和平板电脑的电子应用。

对于具有高速操作的大量引脚（例如，100+）的封装件或者具有相对较大尺寸芯片的封装件的理想化情况来说，CSP是特别理想化或特别适合的。尽管在半导体工业中，CSP没有明确的定义，但是比半导体芯片尺寸的约120%小的封装件通常被称作CSP。甚至大于芯片尺寸的120%的半导体封装件，诸如球栅阵列（BGA）封装件、接触网格阵列（LGA）封装件以及小轮廓无铅（SON）封装件也可以被认为是CSP。具体地，以下为CSP的实例：在其较低表面上安装焊锡球而不是铅的BGA封装件、在其较低表面上安装接触阵列的LGA封装件以及在其较低表面上安装两个接触阵列而不是铅的SON封装件。

在诸如倒装芯片芯片级封装件（flip chip Chip Scale Package，fcCSP）的封装件中，集成电路（IC）可以通过迹线上凸块（bump on trace，BOT）互连件安装在衬底上（例如，印刷电路板（PCB）或其他集成电路载体）。

鉴于对更小封装件的需求，经常做出尝试以减小相邻凸块之间的距离，称为凸块间距。一种减小凸块间距的方法是缩小BOT互连件中所使用的金属迹线的宽度。不幸地是，减小金属迹线的宽度会导致不期望或不利的结果。

发明内容

为了解决现有技术中所存在的问题，根据本发明的一个方面，提供了一种封装件，包括：

集成电路芯片，支撑导电柱；

衬底，具有针对每个嵌入式金属迹线的接触焊盘，接触焊盘宽度大于相应的嵌入式金属迹线宽度；以及

导电材料，将所述导电柱电连接至所述接触焊盘。

在可选实施例中，相邻的接触焊盘是交错的。

在可选实施例中，将金属氧化物设置在所述导电柱的侧壁上。

在可选实施例中，所述接触焊盘宽度小于导电柱宽度。

在可选实施例中，接触焊盘长度介于导电柱长度的约70%至所述导电柱长度的约130%之间。

在可选实施例中，模塑料和底部填充材料中的至少一个设置为环绕所述导电柱并且位于所述集成电路和所述衬底之间。

在可选实施例中，所述衬底为嵌入式图案化工艺衬底并且所述导电材料也将所述导电柱电连接至所述嵌入式金属迹线。

在可选实施例中，所述金属迹线具有矩形、梯形和倒梯形中的至少一种，并且由铜、铝、镍、金和银中的至少一种形成。

在可选实施例中，所述接触焊盘支撑接合增强部件。

在可选实施例中，所述接触焊盘所具有的形状选自以下形状组成的组：矩形、正方形、三角形、梯形、六角形、八边形、椭圆形、阶梯形、钻石形、圆角矩形、双梯形、胶囊形、卵形以及六边端点矩形。

根据本发明的另一方面，提供了一种封装件，包括：