[发明专利]一种基于ADC引脚采样的磁卡解码方法

权利要求书

1.一种基于ADC引脚采样的磁卡解码方法，其特征在于：所述方法需提供一级放大电路和CPU，所述CPU上建立有一读取静音线模块、磁卡刷卡判断模块、波峰检测模块、判断刷卡信号是否结束模块、信号数据解码模块以及解码结果输出模块；

所述方法包括如下步骤：

步骤10、将刷卡器通过一级放大电路与CPU的ADC引脚连接，在磁卡未刷卡的状态下，通过读取静音线模块连续读取多个磁卡磁道信号对应的ADC值，所述ADC值为在CPU的ADC引脚下所处的信号值；获取多个ADC值的平均值，此平均值对应的电压作为静音线；

步骤20、执行磁卡刷卡判断模块，磁卡刷卡判断模块读取CPU的ADC引脚的ADC值，若ADC值处于静音线的电压阈值带之外，则表示有刷卡，进入步骤30，若ADC值处于静音线的电压阈值带之内，则表示没刷卡，继续读取磁道的ADC引脚；所述静音线的电压阈值带为正信号阈值线与负信号阈值线之间的范围；所述正信号阈值线为磁道信号未刷卡时的噪声电压最大值+1mv的电压，所述负信号阈值线为磁道信号未刷卡时的噪声电压最小值-1mv的电压；

步骤30、执行波峰检测模块，所述波峰检测模块定义有一定时器，在读取磁道各信号对应的ADC值时，该定时器均对应存有一定时器计数值；波峰检测模块判断ADC引脚的信号为正信号还是负信号，为正信号时，在正信号中获取波峰，若信号存在截止失真时，取截止失真部分的中点作为波峰，并获得波峰的ADC值对应的定时器计数值；为负信号时，在负信号中获取波谷，若信号存在截止失真时，取截止失真部分的中点作为波谷，并获得波谷的ADC值对应的定时器计数值；所述正信号为：位于所述静音线之上的任意一电平对应的ADC值；负信号为：位于所述静音线之下的任意一电平对应的ADC值；

步骤40、执行判断刷卡信号是否结束模块，通过判断刷卡获取信号的时间段是否大于预先设定的时间阈值，是，则刷卡信号结束，进入步骤50；否，则继续执行波峰检测模块，即回到步骤30；

步骤50、执行信号数据解码模块，信号数据解码模块根据步骤30中获取到的定时器计数值，通过磁道解码算法对采集的磁道信号数据进行解码；

步骤60、执行解码结果输出模块，将解码后的结果进行输出显示。

2.根据权利要求1所述的一种基于ADC引脚采样的磁卡解码方法，其特征在于：所述步骤60进一步包括：解码后的结果进行输出，解码失败时，则输出失败信息，解码成功时，则输出磁道数据以及磁道数据长度。

3.根据权利要求1所述的一种基于ADC引脚采样的磁卡解码方法，其特征在于：所示步骤30中，为正信号时，在正信号中获取波峰，若存在截止失真则取截止失真部分的中点作为波峰，并获得波峰的ADC值对应的定时器计数值；具体为：在读取到的磁道信号的ADC值小于负信号阈值线或者刷卡获取信号的时间段大于所述预先设定的时间阈值时停止读取ADC值；若读取到的ADC值存在其中一个大于或等于正失真阈值线时，取该ADC值对应的定时器计数值更新至一峰值计数值变量中；所述步骤50中要获取的定时器计数值即从峰值计数值变量得到；或者若读取到的ADC值存在其中两个或两个以上大于或等于正失真阈值线时，取第一个与最后一个大于或等于正失真阈值线的ADC值对应的定时器计数值，并将两定时器计数值进行平均值后更新至所述峰值计数值变量中；否则其他情况下，取最大的ADC值对应的定时器计数值更新至所述峰值计数值变量中。

4.根据权利要求1所述的一种基于ADC引脚采样的磁卡解码方法，其特征在于：所示步骤30中，为负信号时，在负信号中获取波谷，并获得波谷的ADC值对应的定时器计数值；具体为：在读取到的磁道信号的ADC值大于正信号阈值线或者刷卡获取信号的时间段大于所述预先设定的时间阈值时停止读取ADC值；若读取到的ADC值存在其中一个小于或等于负失真阈值线时，取该ADC值对应的定时器计数值更新至一峰值计数值变量中；所述步骤50中要获取的定时器计数值即从峰值计数值变量得到；或者若读取到的ADC值存在其中两个或两个以上小于或等于正失真阈值线且小于正信号阈值线时，取第一个与最后一个小于或等于正失真阈值线且小于正信号阈值线的ADC值对应的定时器计数值，并将两定时器计数值进行平均值后更新至所述峰值计数值变量中；否则其他情况下，取最小的ADC值对应的定时器计数值更新至所述峰值计数值变量中。