[发明专利]动态随机存取存储器装置

说明书

技术领域

本发明涉及一种动态随机存取存储器装置，尤其涉及一种通过多层芯片所构成的闪存装置。

背景技术

随着现今科技快速的发展，半导体存储器被广泛地应用于电子装置中。对于储存大量数据的应用而言，动态随机存取存储器（dynamic random access memory，简称DRAM）（例如同步动态随机存取存储器（synchronous dynamic random access memory，简称SDRAM））是最常被利用的解决方案。

在动态随机存取存储器的单元中，当半导体制程的最小尺寸降低时，如何避免单元的储存电容中的电荷在一段期间内快速地损失是一个主要的问题。应注意的是，当半导体制程的最小尺寸降低时，动态随机存取存储器的芯片尺寸也会随之降低。亦即，单元的储存电容的面积必须跟着缩减，而使得储存电容的电荷量对应的减少。因此，单元的可靠度会被降低。另一方面，用于面积被缩减的储存电容的高温制程也会造成储存电容的电荷损失增加，而据以同样地使得单元的可靠度降低。

发明内容

本发明提供一种动态随机存取存储器装置，且特别是具有三维集成电路结构的动态随机存取存储器。

本发明提出一种动态随机存取存储器装置，其包括第一芯片以及第二芯片。第一芯片包括多个单元以及多个硅通孔（through-silicon vias，简称TSVs）。所述多个单元以阵列方式排列。所述多个硅通孔的第一端分别耦接该些单元。第一芯片与第二芯片相互重叠，且第二芯片包括多个储存电容。所述多个硅通孔的第二端分别耦接所述多个储存电容。

在本发明一实施例中，各个单元包括晶体管。晶体管具有第一端、第二 端以及控制端，其第一端耦接多条比特线其中之一，其第二端耦接对应的硅通孔的第二端，且其控制端耦接多条字符线其中之一。

在本发明一实施例中，动态随机存取存储器装置还包括输入输出控制器。输入输出控制器耦接所述多个单元。

本发明提出另一种动态随机存取存储器装置，其包括第一芯片以及第二芯片。第一芯片包括多个单元。第一芯片与第二芯片相互重叠，并且第二芯片包括多个硅通孔以及多个储存电容。所述多个单元以阵列方式排列。所述多个硅通孔的第一端分别耦接所述多个单元，以及所述多个硅通孔的第二端分别耦接所述多个储存电容。

本发明还提出另一种动态随机存取存储器装置，其包括第一芯片、第二芯片以及第三芯片。第一芯片包括多个单元，且所述多个单元以阵列方式排列。第一芯片与第二芯片相互重叠。第二芯片包括多个硅通孔。所述多个硅通孔的第一端分别耦接所述多个单元。第二芯片与第三芯片相互重叠，且第三芯片包括多个储存电容。所述多个硅通孔的第二端分别耦接所述多个储存电容。

基于上述，本发明提出一种通过多个芯片所构成的动态随机存取存储器装置。储存电容独立地配置于所述多个芯片其中之一，并且单元配置于所述多个芯片其中之另一。此外，单元与储存电容通过硅通孔相互连接。因此，储存电容的面积不会受到限制，使得动态随机存取存储器装置的效率得以提升。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1为本发明一实施例的动态随机存取存储器装置100的示意图；

图2为本发明一实施例的动态随机存取存储器装置100的电路示意图；

图3为本发明一实施例的动态随机存取存储器装置300的示意图；

图4为本发明一实施例的动态随机存取存储器装置400的示意图。

附图标记说明：

100、300、400：动态随机存取存储器装置；

110、310、410：第一芯片；

111～114、311～314、411～414：单元阵列；

119、319、419：输入输出控制器；

120、320、430：第二芯片；

121～124、321～324、421～424：储存电容区域；

420：第三芯片；

BL1、BL2：比特线；

C11～C41、C1～C2：储存电容；

MC1、MC2：单元；

PAD1～PAD3：焊垫；

PC1、PC2：寄生电容；

T1～T3：硅通孔；

WLa、WLb：字符线。

具体实施方式