[发明专利]用于监控集成电路工艺中多晶硅层光刻对准偏差的装置

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种用于监控集成电路工艺中多晶硅层光刻对准偏差的装置。

背景技术

光刻是集成电路（芯片）工艺中的关键技术。芯片需要经历半导体晶圆制造工艺，而在芯片的晶圆级制作工艺中，包含了几次、十几次或几十次的光刻工艺，通过这些光刻工艺把掩模版上的图形一一复制到晶圆上。在半导体技术中，习惯把每“一次”光刻称之为“一层”光刻。在光刻工艺中，层与层之间的对准精度非常重要，当其中任何一层光刻出现不可容许的对准偏差，都会导致整个芯片失效。

有源区层光刻和多晶硅层光刻是集成电路中的关键工艺，在集成电路的设计规则中，要求多晶硅层光刻相对于有源区层的对准偏差小于某额定值（比如在0.5微米的互补金属-氧化物-半导体（Complementary Metal Oxide Semiconductor，CMOS）集成电路中，要求此偏差量小于0.25微米），否则整个芯片将可能失效。

现有的监控多晶硅层光刻对准偏差技术，如图1所示（平面示意图），其中较大的矩形101是在有源区光刻层预留的图形，较小的矩形102是在多晶硅层光刻时形成的图形，当对准偏差为0时，大、小矩形左右对称并且上下对称（即图1中X1=X2，Y1=Y2）。但实际测量中，对准偏差可能不等于0，测量图中所示X1、X2、Y1、Y2的值，可以得到多晶硅层光刻相对于有源区层在X和Y方向的对准偏差分别为C1=（X1-X2）/2，C2=（Y1-Y2）/2。如果发现对准偏差值超过额定规范时，可以对该光刻工艺进行返工处理，直至返工后的测量值在额定规范内。

但是，在实践生产中，依照上述方法每一片晶圆的测量时间均需要5～10分钟，为了保证生产通量，针对每一批晶圆（一批晶圆通常为25片），一般都只是抽测其中的1～3片。这种采取抽测的方法无法保证所有晶圆的对准偏差都小于额定规范值，可能产生部分不良品。

发明内容

本发明提供一种用于监控集成电路工艺中多晶硅层光刻对准偏差的装置，用以解决现有技术监控光刻对准偏差效率低的技术问题。

本发明实施例提供一种用于监控集成电路工艺中多晶硅层光刻对准偏差的装置，包括：

衬底；

所述衬底上设置有有源区，所述有源区的掺杂类型与所述衬底的掺杂类型相同；

在所述衬底上，围绕所述有源区外围设置有场区；所述场区延伸至所述有源区的边缘区域的厚度缓慢减薄；

在所述场区上，围绕所述有源区的外围设置有截面呈环形的多晶硅层，所述多晶硅层的内环与对应的所述有源区的边缘区域的间距小于或等于所述多晶硅层光刻所允许的最大的对准偏差值。

本发明提供的用于监控集成电路工艺中多晶硅层光刻对准偏差的装置，通过在场区上，围绕有源区的外围设置有截面呈环形的多晶硅层，该多晶硅层的内环与对应的有源区的边缘区域的间距小于或等于多晶硅层光刻所允许的最大的对准偏差值，进而提高监控集成电路工艺中多晶硅层光刻对准偏差的效率。

附图说明

图1为现有技术中监控光刻对准偏差方法的示意图；

图2为本发明实施例提供的用于监控集成电路工艺中多晶硅层光刻对准偏差的装置一个实施例的结构示意图；

图3为本发明实施例提供的当多晶硅层光刻相对于有源区层的对准偏差较大时的结构示意图。

具体实施方式

本发明实施例提供了一种用于监控集成电路工艺中多晶硅层光刻对准偏差的装置，包括：衬底、有源区、场区和多晶硅层。

具体地，该装置具体结构如下：

衬底；该衬底可以为具有轻掺杂的半导体材料，如硅、氮化镓、砷化镓等；

该衬底上设置有有源区；其中，有源区的掺杂类型与衬底的掺杂类型相同；例如，有源区的掺杂类型与衬底的掺杂类型同属于N型或同属于P型；该有源区的截面图形可以为圆形，矩形等形状；

在该衬底上，围绕有源区的外围区域设置有场区；该场区在延伸至上述有源区的边缘区域，越靠近有源区的地方其厚度越薄；该场区的具体形状不限定；