[发明专利]薄膜晶体管及其制造方法

说明书

技术领域

示例性实施例涉及薄膜晶体管技术，更具体地，涉及包括蚀刻阻挡件的薄膜晶体管及其制造方法。

背景技术

诸如电阻器、电容器、二极管、感应器和薄膜晶体管的电子元件应用于各种领域。在这些电子元件中，薄膜晶体管（TFT）经常在诸如平板显示器（例如液晶显示器（LCD）、有机发光装置（有机发光二极管显示器（OLED））、等离子体显示器（PD）、电泳显示器（EPD）和电润湿显示器（EWD）等）的消费者电子装置中用作开关和驱动元件。

在传统的TFT中，半导体部分通常决定其特性。典型地，硅（Si）被用作半导体部分。基于Si的半导体可以被分成两种普遍的结晶类型，例如，非晶Si和基于多晶硅的半导体类型。非晶Si半导体的形成相对简单，但是它们通常具有低电荷迁移率。因此，难以使用非晶Si制造高性能的TFT。多晶硅半导体具有较高的电荷迁移率，但是将硅结晶的工艺复杂并且成本效率低。因此，使用与多晶Si相比具有相对高的均一性并且与非晶硅相比具有相对高的电荷迁移率和相对高的ON/OF电流比的廉价的金属氧化物的氧化物半导体引起关注。

为了防止TFT的沟道区域被在后续的处理步骤中使用的蚀刻剂损害并且防止诸如氢（H）的杂质在TFT的制造工艺中被扩散，可以使用覆盖半导体的沟道区域的蚀刻阻挡件。TFT的源电极和漏电极通常设置在蚀刻阻挡件的至少一部分上，由此与蚀刻阻挡件叠置。以这种方式，当考虑用于形成图案的光曝光器的分辨率时，在减小与蚀刻阻挡件的至少一部分叠置的源电极和漏电极之间的最小分离间隔以及与蚀刻阻挡件的至少一部分叠置的区域的最小长度方面会存在限制。例如，如果曝光装置的最小特征尺寸是大约3μm至4μm，源电极和漏电极与蚀刻阻挡件之间叠置的长度是2.5μm，则相应的薄膜晶体管的最小沟道长度将是大约8μm至9μm。如上所述，如果由于制造TFT的曝光装置的限制而存在最小的沟道长度，则也存在减小TFT的尺寸的限制。

因此，需要提供有效的、具有成本效益的技术来减小包括蚀刻阻挡件的TFT的沟道尺寸并由此减小TFT的整体尺寸的方法。

在背景技术部分中公开的以上信息仅为了增强对本发明的背景的理解，因此，它可能包含不构成在本国中本领域普通技术人员已知的现有技术的信息。

发明内容

示例性实施例能够使包括蚀刻阻挡件的薄膜晶体管的沟道尺寸（例如，宽度、长度等）减小，这还可以减小薄膜晶体管的尺寸。

示例性实施例提供了一种用于制造包括蚀刻阻挡件的所述薄膜晶体管的制造方法。

其它方面将在下面的详细描述中阐述，且部分地通过本公开将是明显的，或者可以通过本发明的实施而明了。

根据示例性实施例，一种薄膜晶体管包括：栅电极；设置在栅电极上的栅极绝缘层；设置在栅极绝缘层上的半导体；设置在半导体的沟道上的蚀刻阻挡件；设置在半导体上的源电极；以及设置在半导体上的漏电极。源电极和漏电极中的至少一个不与蚀刻阻挡件叠置。蚀刻阻挡件与半导体的沟道的至少一个尺寸基本上相同。

根据示例性实施例，一种薄膜晶体管包括：栅电极；设置在栅电极上的栅极绝缘层；设置在栅极绝缘层上的半导体；设置在半导体的沟道上的蚀刻阻挡件；设置在半导体上的源电极；设置在半导体上的漏电极；以及直接设置在半导体的未被蚀刻阻挡件覆盖的第一部分上的导电层。导电层电连接到源电极或漏电极。蚀刻阻挡件与半导体的沟道的至少一个尺寸基本上相同。

根据示例性实施例，一种制造薄膜晶体管的方法包括：在基板上形成栅电极；在栅电极上形成栅极绝缘层；在栅极绝缘层上形成半导体；在半导体的沟道上形成蚀刻阻挡件；在半导体上形成源电极；以及在半导体上形成漏电极。源电极和漏电极中的至少一个不与蚀刻阻挡件叠置。蚀刻阻挡件与半导体的沟道的至少一个尺寸基本上相同。

根据示例性实施例，一种制造薄膜晶体管的方法包括：在基板上形成栅电极；在栅电极上形成栅极绝缘层；在栅极绝缘层上形成半导体；在半导体的沟道上形成蚀刻阻挡件；形成直接设置在半导体的未被蚀刻阻挡件覆盖的部分上的导电层，导电层的所述部分电连接到源电极或漏电极；在半导体上形成源电极；以及在半导体上形成漏电极。

根据示例性实施例，可以减小包括蚀刻阻挡件的薄膜晶体管的沟道长度，这还可以减小薄膜晶体管的尺寸。

前述的概括描述和下面的详细描述是示例性和说明性的，并且旨在提供对如要求保护的本发明的进一步的说明。

附图说明