[发明专利]置于集成电路产品中装置层级的电容器及其制作方法

说明书

技术领域

一般而言，本揭露涉及精密集成电路，并且更尤涉及置于集成电路产品装置层级(device level)的电容器结构的各种具体实施例，以及制作所述电容器和产品的各种方法。

背景技术

如CPU、储存装置、ASIC（特殊应用集成电路）及诸如此类的先进集成电路的制造需要如晶体管、电容器、电阻器等要根据指定电路布局予以在给定芯片区域上形成的大量电路组件。在使用例如MOS（金属氧化物半导体）技术制造复杂集成电路期间，百万个例如N信道晶体管(NFET)及/或P信道晶体管(PFET)的晶体管予以在包括有结晶半导体层的衬底上形成。不论所考虑的是NFET晶体管或PFET晶体管，场效晶体管通常包括形成于半导体衬底中并且由信道区予以隔开(separate)的掺杂源极与漏极区。栅极绝缘层置于信道区上方并且导电栅极电极置于栅极绝缘层上方。通过对栅极电极施加适当的电压，信道区变得导通并且得以使电流从源极区流向漏极区。

图1是半导体衬底12上方所形成描述性现有技术晶体管装置10的简化图。装置10形成于描述性凹沟隔离结构(trench isolation structure)14在衬底10中所界定主动区13中及上方。晶体管10包括概述的栅极电极结构20（其通常包括栅极绝缘层20A与栅极电极20B）、多个源极/漏极区22、侧壁分隔物(spacer)26、以及多个金属硅化物区24。同样在图1中所述的是导电性耦接于源极/漏极区22与栅极电极20B的多个导电接触结构。所述导电接触结构形成于例如二氧化硅的绝缘材料29A、29B的层件中，以及导电接触结构可采用各种形式。在图标的范例中，源极/漏极区22通过在源极/漏极区22中接触所谓凹沟硅化物区（图未示）的所谓源极/漏极互连件(interconnect)28予以接触。描述性源极/漏极接触件30接触源极/漏极互连件28。栅极电极20B通过栅极接触件34予以电接触。图1中所示的描述性源极/漏极区22具有层级(level)与衬底12的上表面近似的上表面。本技术中也已知具有所谓提升型(raised)源极/漏极区的晶体管。

图1中所示晶体管10的各种结构与区域可通过实施熟知的半导体制造程序予以形成。例如，栅极结构20可通过沉积各种材料层并且其后实施一或多道蚀刻工艺以界定栅极结构20的基本层堆栈予以形成。侧壁分隔物26可通过沉积一层如硅氮化物的分隔物材料、并且其后在分隔物材料层上实施异向性蚀刻工艺予以形成。源极/漏极区22取决于待构造装置(device under construction)可使用合适掺质材料(也就是N型掺质或P型掺质)以已知离子布植技术予以形成。金属硅化物区24的形成可通过实施传统硅化工艺，也就是沉积一层难熔金属，实施加热处理造成难熔金属与下面含硅材料反应，移除难熔金属层的未反应部分（例如，镍、铂或其组合），接着或许实施额外的加热处理。对源极/漏极区22与栅极电极20B提供电连接的导电结构28、30、34可使用熟知的工艺予以形成。

虽然图1中未描述，仍可在装置10上方形成所谓的金属化层，例如7至14个金属化层。金属化层由导电线及/或置于一层绝缘材料中的导电孔所组成。一般而言，金属化层中的导电线及导孔构成在期望配置中将例如晶体管、电容器、电阻器的各种半导体装置连接在一起的「接线」图案以产生起作用的集成电路产品。就术语而论，晶体管10普遍形成于集成电路产品已知为「装置层级」处，因其为半导体衬底10中形成例如晶体管、电阻器的离散装置处的层级。所谓的前端工艺(FEOL)处理普遍关于从晶圆开始经由最终接触窗口处理的所有处理。FEOL处理包括形成栅极结构20、隔离区14、源极/漏极区22等，其包括源极/漏极区22的活性化退火(activation anneal)。所谓的后端工艺(BEOL)处理普遍关于晶圆电测试之前经历完成晶圆在图1中所示导电接触结构形成之后的处理步骤，也就是，BEOL处理通常视为起于晶圆上所形成所谓「第一金属(metal-1)」层的装置用第一通用「接线」层的形成。