[发明专利]集成电路插入器及其制造方法在审

申请号：	201310340288.2	申请日：	2013-08-01
公开（公告）号：	CN103579052A	公开（公告）日：	2014-02-12
发明（设计）人：	C·平卡;I·布尔斯坦	申请（专利权）人：	马维尔以色列(M.I.S.L.)有限公司
主分类号：	H01L21/67	分类号：	H01L21/67;H01L21/50
代理公司：	北京市金杜律师事务所 11256	代理人：	酆迅;张宁
地址：	以色列***	国省代码：	以色列;IL
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	集成电路插入及其制造方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

相关申请的交叉引用

本申请要求于2012年8月1日提交的名称为“Max Size Interposer”的序列号为61/678,506的美国临时专利申请、于2012年8月28日提交的名称为“Max Size Interposer”的序列号为61/694,151的美国临时专利申请以及于2012年11月30日提交的名称为“Multi-Interposer Assembly”的序列号为61/731,975的美国临时专利中请的优先权，其全部内容通过引用并入于此。

技术领域

本公开总体涉及集成电路制作，并且更具体而言涉及集成电路插入器制作。

背景技术

集成电路裸片的最大尺寸通常受到在集成电路制作工艺期间使用的光掩模的光罩(reticle)尺寸限制。然而，对于在单个集成电路裸片上的制造而言，一些器件正在接近并非最大理论尺寸的实际尺寸限制。例如，在半导体器件制作中已经使用插入器以路由器件之间的电互连、制作高密度芯片封装接口、从多个更小集成电路芯片产生器件等。

提出以上描述作为对相关技术领域的总体概述并且不应当被解释为承认其包含的任何信息构成本申请的现有技术。

发明内容

提供用于插入器的系统和方法，该插入器用于将两个或者更多个集成电路裸片耦合至电路封装。在单个半导体衬底的第一位置上设置第一集成电路部分。在单个半导体衬底的第二位置上设置第二集成电路部分，其中第二集成电路部分沿着第一(隔离)轴线与第一集成电路部分电隔离。第一集成电路部分和第二集成电路部分被配置为提供去往跨与第一轴线垂直的第二轴线的两个或者更多个对应的顶部裸片集成电路的电耦合。

作为另一示例，集成电路封装包括插入器，该插入器包括设置在单个半导体衬底的第一位置上的第一集成电路部分和设置在单个半导体衬底的第二位置上的第二集成电路部分。第二集成电路部分通过在第一集成电路部分和第二集成电路部分之间延伸的隔离轴线与第一电路部分电隔离。两个或者更多个集成电路裸片跨与隔离轴线垂直的第二轴线电耦合至插入器的第一集成电路部分和第二集成电路部分，其中插入器的第一集成电路部分和第二集成电路部分各自包括电连接两个或者更多个集成电路裸片并且在与隔离轴线平行的方向上在两个或者更多个集成电路裸片之间延伸的电连接的图案。

作为附加的示例，制作用于将两个或者更多个集成电路裸片耦合至集成电路封装的插入器的方法包括在集成电路晶片衬底上的第一光罩位置处印制第一插入器部分。在集成电路晶片衬底上的第二光罩位置处印制第二插入器部分，第二光罩位置与第一光罩位置相邻。在集成电路晶片衬底上的第一插入器部分和第二插入器部分之间提供隔离轴线，其中隔离轴线将第一插入器部分与第二插入器部分电隔离，并且切割集成电路晶片衬底而不沿着隔离轴线切割以形成包括第一插入器部分和第二插入器部分的插入器。

附图说明

图1是根据本公开的一个实施例的示例集成电路封装的顶视图，该示例集成电路包括经由硅插入器设置在封装衬底上的两个集成电路裸片。

图2A是图1中所见的集成电路封装的截面图。

图2B是图1中所见的集成封装的第二截面图。

图3示出根据图1的实施例的硅晶片，该硅晶片包括被配置用于互连两个或者更多个集成电路裸片的硅插入器。

图4是描绘根据本公开的实施例的包括插入器和两个或者更多个集成电路裸片的集成电路封装的示例电互连的图。

图5是描绘根据本公开的另一实施例的集成电路封装的示例电互连的图，该集成电路封装包括插入器和两个或者更多个集成电路裸片。

图6是描绘根据本公开的一个实施例的在半导体晶片的光罩位置处的不同集成电路部分的规划的图。

图7是描绘根据本公开的一个实施例的示例插入器集成电路部分测试结果的图。

图8是描绘用于安装顶部裸片集成电路的部分的图。

图9是描绘根据本公开的一个实施例的从经测试的晶片划切插入器的图。

图10是描绘根据本公开的另一实施例的使用两个插入器部分的三个电路部件的连接的图。