[发明专利]芯片封装工艺及芯片封装

说明书

技术领域

本发明是有关于一种封装工艺及封装结构，且特别是有关于一种芯片封装工艺及芯片封装结构。

背景技术

随着数字信息时代（digital information age）的到来，多媒体商品、家用电器、个人数字商品等已快速发展。此等商品通常需要小型、高效能、多功能、高速、大容量、低价格等特征。因此，已发展了堆栈封装（stacked package）或系统级封装（system in package），其中多个芯片在单个半导体封装（single semiconductor）中平行地堆栈或一个在另一个的上面垂直地堆栈。

堆栈封装或系统级封装，包括在单个封装中组装的多个芯片，且具有以下优势：可增加电效能，可缩小封装的大小，以及可减小制造成本。然而，由于在堆栈封装或系统级封装中芯片垫的间距较小，因此在芯片垫与互连基板（interconnection substrate）的互连垫（interconnection pad）之间的连接较为困难。

为解决此问题，在堆栈封装或系统级封装中使用多层互连基板（multi-layered interconnection substrate），或额外中介层（interposer）用于芯片垫与互连基板的互连垫之间的连接。意即，在已知堆栈封装或系统级封装中，在多层互连基板或额外中介层中形成重配置线路层（redistribution layer），且然后使用重配置线路层将芯片垫连接至互连基板的互连垫。

然而，由于在已知堆栈封装或系统级封装中使用多层互连基板或额外中介层芯片来执行再分配，因此增加了封装成本以及封装厚度，如此将难以满足现今对电子装置的薄型化要求。

发明内容

本发明提供一种芯片封装工艺，其制作出的芯片封装的厚度较薄且工艺较为简单。

本发明提供一种芯片封装，其具有较薄的封装厚度且其工艺较为简单。

本发明的芯片封装工艺，其包括下列步骤。首先，提供晶圆。晶圆具有主动表面以及相对于主动表面的背面。晶圆包括多个彼此连接且数组排列的第一芯片。接着，设置可挠性重配置线路薄膜于晶圆的背面上。可挠性重配置线路薄膜包括多个数组排列且对应于第一芯片的重配置线路图案。接着，切割晶圆及可挠性重配置线路薄膜以使第一芯片彼此分离，并使重配置线路图案彼此分离。接着，将其中一个第一芯片设置于承载器上，并使第一芯片的主动表面朝向承载器。接着，设置电子组件于重配置线路图案上。之后，通过多个连接端子电性连接电子组件与承载器。

本发明提出一种芯片封装，其包括一承载器、一第一芯片、一可挠性重配置线路图案、一电子组件以及多个连接端子。第一芯片设置于承载器上并具有一主动表面以及相对主动表面的一背面。主动表面朝向承载器。可挠性重配置线路图案设置于第一芯片的背面上。可挠性重配置线路图案的边缘与第一芯片的边缘实质上切齐。电子组件设置于可挠性重配置线路图案上。连接端子分别电性连接电子组件与承载器。

在本发明的一实施例中，上述的可挠性重配置线路薄膜利用一黏着层贴附于晶圆的背面上。

在本发明的一实施例中，上述的设置可挠性重配置线路薄膜于晶圆的背面上的步骤更包括下列步骤。首先，提供一重配置线路组件。重配置线路组件包括一基膜（base film）、一离型膜（release film）以及可挠性重配置线路薄膜。离型膜设置于基膜以及可挠性重配置线路薄膜之间。可挠性重配置线路薄膜包括一可挠性基材以及一图案化金属层。图案化金属层位于离型膜及可挠性基材之间。接着，使重配置线路组件的可挠性基材与晶圆的背面接合。接着，切割晶圆以及可挠性基材。之后，使离型膜与各第一芯片分离，以暴露出各第一芯片上的图案化金属层。

在本发明的一实施例中，上述的使离型膜与各第一芯片分离的方法包括下列步骤。首先，通过一顶针推顶基膜，以减少其中一个第一芯片与离型膜的接合面积。拾取被顶针推顶的第一芯片。

在本发明的一实施例中，上述的第一芯片通过倒装焊的方式设置于承载器上。

在本发明的一实施例中，上述的电子组件更包括多个焊球，重配置线路图案包括多个焊垫，以分别与焊球接合，而承载器更包括多个接垫。电子组件通过焊球、焊垫、连接端子以及接垫与承载器电性连接。

在本发明的一实施例中，上述的通过连接端子电性连接电子组件与承载器的方法包括下列步骤：首先，分别形成多个第一端点于焊垫上。接着，分别形成多个第二端点于接垫上。以多个导电材由第一端点分别连接至第二端点而形成连接端子。

在本发明的一实施例中，上述的电子组件包括第二芯片。