[发明专利]一种基于FPGA的LTE数字中频削峰方法及装置

权利要求书

1.一种基于FPGA的LTE数字中频削峰方法，其特征在于：包括以下步骤，

步骤1，峰值检测，包括输入削峰前数据，先检测超过预设门限的候选峰值，然后比较与前一真正峰值的间距，间距大于预设削峰峰值间距门限时保留为真正峰值；

步骤2，峰值削减系数计算，包括计算步骤1所得真正峰值的峰值削减系数c=(|A|-Ath)×(A/|A|)，其中Ath表示削峰门限，A为复数I+j×Q，|A|为复数的绝对值；

步骤3，脉冲削峰核分配，分配方式为，保证同一脉冲削峰核通道相邻两个待处理的峰值间离大于脉冲削峰核滤波器系数的阶数，否则转到下一脉冲削峰核通道处理；

步骤4，脉冲削峰核处理，包括对多路脉冲削峰核分别进行c×filter_coefficient运算，其中c为峰值削减系数，filter_coefficient为脉冲削峰核滤波器系数；

步骤5，数据延迟和累加，将多路脉冲削峰核处理后的数据累加后与对削峰前数据延迟后的数据相加，完成整个削峰过程；削峰前数据的延迟时间由步骤1到步骤4的累计处理时间决定。

2.如权利要求1所述基于FPGA的LTE数字中频削峰方法，其特征在于：峰值削减系数c=(|A|-Ath)× (A/|A|)进一步化简为c=(1-Ath/|A|)×A，其中1/|A|基于预先构建的查找表实现。

3.如权利要求2所述基于FPGA的LTE数字中频削峰方法，其特征在于：查找表构建时把I²+Q²所有可能取值均分为多个区间，选取每个区间的数据段最后一个值代表该数据段的值。

4.一种基于FPGA的LTE数字中频削峰装置，其特征在于：包括以下模块，

峰值检测模块，用于输入削峰前数据，先检测超过预设门限的候选峰值，然后比较与前一真正峰值的间距，间距大于预设削峰峰值间距门限时保留为真正峰值；

峰值削减系数计算模块，用于计算峰值检测模块所得真正峰值的峰值削减系数c=(|A|-Ath)× (A/|A|)，其中Ath表示削峰门限，A为复数I+j×Q，|A|为复数的绝对值； 

脉冲削峰核分配模块，用于进行脉冲削峰核通道分配，分配方式为，保证同一脉冲削峰核通道相邻两个待处理的峰值间离大于脉冲削峰核滤波器系数的阶数，否则转到下一脉冲削峰核通道处理；

脉冲削峰核处理模块，用于对多路脉冲削峰核分别进行c×filter_coefficient运算，其中c为峰值削减系数，filter_coefficient为脉冲削峰核滤波器系数；

数据延迟及累加模块，用于将多路脉冲削峰核处理后的数据累加后与对削峰前数据延迟后的数据相加，完成整个削峰过程；延迟时间为削峰前数据经峰值检测模块、峰值削减系数计算模块、脉冲削峰核分配模块、脉冲削峰核处理模块的累计处理时间。

5.如权利要求4所述基于FPGA的LTE数字中频削峰装置，其特征在于：峰值削减因子c=(|A|-Ath) ×(A/|A|)进一步化简为c=(1-Ath/|A|)×A，其中1/|A|基于预先构建的查找表实现。

6.如权利要求5所述基于FPGA的LTE数字中频削峰装置，其特征在于：查找表构建时把I²+Q²所有可能取值均分为多个区间，选取每个区间的数据段最后一个值代表该数据段的值。