[发明专利]半导体器件及半导体器件的制造方法有效
| 申请号： | 201310334571.4 | 申请日： | 2013-08-02 |
| 公开（公告）号： | CN103579347A | 公开（公告）日： | 2014-02-12 |
| 发明（设计）人： | 藤田和司;江间泰示;堀充明;鸟居泰伸 | 申请（专利权）人： | 富士通半导体股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 隆天国际知识产权代理有限公司 72003 | 代理人： | 张浴月;李玉锁 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体器件 制造 方法 | ||
1.一种半导体器件的制造方法，包括：
将第一杂质注入到包括第一区域和第二区域的半导体衬底的所述第一区域中；
在所述半导体衬底的上表面上形成半导体层；
在所述半导体层和所述半导体衬底中形成沟槽；
在所述沟槽中形成元件隔离绝缘膜；
将第二杂质注入到所述第二区域中的所述半导体层中；
在所述第一区域中的所述半导体层上形成第一栅绝缘膜；
在所述第二区域中的所述半导体层上形成第二栅绝缘膜；
在所述第一栅绝缘膜上形成第一栅电极；
在所述第二栅绝缘膜上形成第二栅电极；
在所述第一栅电极的两侧的所述半导体层中形成第一源极区和第一漏极区，所述第一源极区和所述第一漏极区具有与所述第一杂质的导电类型相反的导电类型；以及
在第二栅电极的两侧的所述半导体层中形成第二源极区和第二漏极区，所述第二源极区和所述第二漏极区具有与所述第二杂质的导电类型相反的导电类型。
2.根据权利要求1所述的半导体器件的制造方法，其中在形成所述元件隔离绝缘膜之后执行所述第二杂质的注入。
3.根据权利要求1所述的半导体器件的制造方法，其中在所述第二杂质的离子注入中，所述第二杂质的浓度峰值位于所述半导体层中。
4.根据权利要求3所述的半导体器件的制造方法，其中注入所述第二杂质包括在15keV或低于15keV的加速能量下将BF2注入到所述半导体层中。
5.根据权利要求3所述的半导体器件的制造方法，其中注入所述第二杂质包括在10keV或低于10keV的加速能量下将硼注入到所述半导体层中。
6.根据权利要求1-5中任一项所述的半导体器件的制造方法，其中在形成所述半导体层与形成所述第一栅电极之间，没有执行将杂质注入到所述第一区域的所述半导体层中。
7.根据权利要求6所述的半导体器件的制造方法，其中
所述第一杂质为硼或BF2，以及
所述半导体器件的制造方法还包括：
将碳注入到所述半导体衬底的所述第一区域中。
8.根据权利要求1-5中任一项所述的半导体器件的制造方法，其中在形成所述第二栅绝缘膜时，所述第二栅绝缘膜比所述第一栅绝缘膜厚。
9.根据权利要求1-5中任一项所述的半导体器件的制造方法，其中所述半导体层为通过外延生长方法形成的硅层。
10.根据权利要求9所述的半导体器件的制造方法，其中所述半导体层具有25nm或大于25nm的厚度。
11.根据权利要求1-5中任一项所述的半导体器件的制造方法，其中在形成所述隔离沟槽时，所述隔离沟槽形成在所述第一区域与所述第二区域之间。
12.根据权利要求1-5中任一项所述的半导体器件的制造方法，其中
所述半导体衬底还包括第三区域，以及
所述半导体器件的制造方法还包括：
将第三杂质注入到所述半导体衬底的所述第三区域中；
在所述第三区域中的所述半导体层上形成第三栅绝缘膜；
在所述第三栅绝缘膜上形成第三栅电极；以及
在所述第三栅电极的两侧的所述半导体层中形成第三源极区和第三漏极区，所述第三源极区和所述第三漏极区具有与所述第三杂质的导电层的导电类型相反的导电类型。
13.根据权利要求12所述的半导体器件的制造方法，其中在形成所述半导体层与形成所述第三栅电极之间，没有执行将杂质注入到所述第三区域中的所述半导体层中。
14.根据权利要求13所述的半导体器件的制造方法，其中
所述第三杂质为硼或BF2，以及
所述半导体器件的制造方法还包括：
将碳注入到所述半导体衬底的所述第三区域中。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司，未经富士通半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310334571.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
