[发明专利]具有整合型电力供应的装置

说明书

技术领域

随着技术演变进入次微米时代，有期望将不同的电路组件整合到单一芯片或集成电路(IC)内。也有期望将不同芯片同时垂直地并且水平地整合到单一封装以形成2.5D或3D IC封装。然而，要将这些不同类型的装置整合在单一芯片或单一封装内是有困难。尤其是，这些装置中有某些可具有不同的电力需求。有时候，额外的稳压器(voltage regulators)或电荷泵(charge pumps)等可用于迎合需要不同电力供应的不同电路。因此，一般地使用额外的电路及长电力供应线以提供电力供应至整个芯片或封装。这些不合意地消耗大量电力以及芯片或封装空间并且对于提供电力至不同装置没有效果。

由前述说明，期望提供具有高电路效能的装置，其所需要的功耗较少及/或芯片或封装尺寸得以缩减。也期望提供强化可移植性(portability)的较小产品。另外，期望提供制程以供形成与未来用于形成2.5D与3D IC或封装的制程完全兼容的装置。

发明内容

具体实施例普遍地是关于半导体装置。在一具体实施例中，揭露的是半导体装置。半导体装置包含晶粒。晶粒包含具有第一与第二主表面的晶粒衬底。半导体装置包含置于晶粒衬底的第二主表面下方的电力模块。电力模块是经由硅穿孔(TSV)接点电耦合于晶粒。

在另一具体实施例中，呈现的是用于形成半导体装置的方法。本方法包含提供晶粒。晶粒包含具有第一与第二主表面的晶粒衬底。在晶粒衬底的第二主表面下方提供电力模块。电力模块是经由硅穿孔(TSV)接点电耦合于晶粒。

在又一具体实施例中，呈现的是用于形成半导体装置的方法。本方法包含提供具有第一与第二主表面的晶圆。在晶圆的第二主表面下方提供电力模块。电力模块是经由硅穿孔(TSV)接点电耦合于晶圆。

透过参考底下说明及附图，本文所揭露具体实施例的这些及其它优点及特征将明显。另外，应理解的是，本文所述各种具体实施例的特征不互斥并且可存在于各种组合及排列中。

附图说明

在附图中，相似的参考组件符号在不同视图中普遍地意指相同的部分。还有，附图未必依照比例，反而在描述本发明的原理时普遍地予以强调。本发明的各个具体实施例是参考底下附图予以说明。

图1a至图1c表示半导体装置的一具体实施例的各种视图；

图2表示半导体的另一具体实施例；

图3a至图3c表示半导体装置的其它具体实施例；以及

图4至图5表示用于形成半导体装置的制程的各个具体实施例的流程图。

具体实施方式

具体实施例是关于半导体装置或集成电路(IC)。半导体装置可包含一颗或多颗晶粒。对于超过一颗晶粒的情况，可将晶粒列置(arrange)在平面配置(arrangement)、垂直配置、或其组合中。例如，晶粒可包含内存装置、逻辑装置、通讯装置、光电装置、数字信号处理器(DPS)、微控制器、系统芯片(SOC)以及其它种装置或其组合。可将此半导体装置合并到如电话、计算机、行动智能型产品等电子产品或设备内。

图1a表示半导体装置100的一具体实施例的简化侧视图，而图1b则表示半导体装置的剖面图。请参阅图1a至图1b，半导体装置是具有晶粒110的装置封装。晶粒可为单粒化晶粒(singulated die)。例如，处理晶圆以具有多个晶粒。切割经处理的晶圆以使晶粒单粒化。

晶粒包含晶粒衬底115。晶粒衬底可为半导体衬底。例如，晶粒衬底可为硅衬底。其它种半导体衬底也可有作用。例如，晶粒衬底可为上覆硅绝缘体(silicon-on-insulator)、硅锗或其它种半导体衬底。晶粒衬底包含第一与第二主衬底表面116a、116b。第一主衬底表面116a例如可称为前端或有源(active)衬底表面，以及第二主表面116b例如可称为背端或无源(inactive)衬底表面。表面的其它名称(designation)也可有作用。

无源衬底表面可当作底部晶粒表面110b。底部晶粒表面可与介电层170连结(lined)。有源表面为电路组件140形成于其上的衬底的表面。组件例如包含具有栅极和源极/漏极(s/d)区的晶体管。提供其它种电路组件也可有作用。例如，衬底可包含主动(active)及被动(passive)组件的组合。