[发明专利]五晶体管SRAM单元

权利要求书

1.一种半导体存储器，包括：

彼此交叉耦接的第一反相器和第二反相器；

耦接至所述第一反相器的输入端的存取开关；

耦接至所述存取开关的第一控制线；以及

耦接至所述第二反相器的第二控制线；

其中，所述第一反相器和第二反相器被配置为响应于所述第一控制线被驱动至高于参考电压以及所述第二控制线被驱动至低于参考电压来不相等地偏置。

2.根据权利要求1所述的半导体存储器，其中，所述存取开关是存取晶体管。

3.根据权利要求2所述的半导体存储器，其中，所述第一反相器和所述第二反相器均包括第一p沟道晶体管和第二n沟道晶体管。

4.根据权利要求3所述的半导体存储器，其中，所述存取晶体管、所述第一p沟道晶体管及所述第二n沟道晶体管是金属氧化物半导体场效应晶体管（MOSFET）。

5.根据权利要求4所述的半导体存储器，其中，所述第一控制线是位线（BL），并且其中，所述第二控制线是写位线（WBL）。

6.根据权利要求5所述的半导体存储器，进一步包括：

第三控制线，耦接至所述存取晶体管，其中所述第三控制线是被配置为控制所述存取晶体管的导电模式的字线（WL）。

7.根据权利要求6所述的半导体存储器，其中，所述第一反相器或所述第二反相器的所述第一p沟道晶体管耦接至所述写位线。

8.根据权利要求7所述的半导体存储器，其中，所述位线被驱动至高于所述参考电压并且所述写位线基本上同时被驱动至低于所述参考电压以促进写操作。

9.一种半导体存储器，包括：

彼此交叉耦接的第一反相器和第二反相器；

所述第一反相器具有第一p沟道晶体管，所述第一p沟道晶体管耦接至电源线和第一n沟道晶体管；

所述第二反相器具有第二p沟道晶体管，所述第二p沟道晶体管耦接至写位线（WBL）和第二n沟道晶体管；

所述第一p沟道晶体管和所述第一n沟道晶体管均耦接至存取晶体管，所述存取晶体管耦接至位线（BL）。

10.一种半导体存储器，包括：

彼此交叉耦接的第一反相器和第二反相器；

具有多条控制线的第一端口；

具有多条控制线的第二端口；

所述第一反相器具有均耦接至所述第一端口的第一p沟道晶体管和第一n沟道晶体管；以及

所述第二反相器具有均耦接至所述第二端口的第二p沟道晶体管和第二n沟道晶体管；

其中，所述第一n沟道晶体管和所述第二n沟道晶体管被配置为响应于与所述第一端口相关联的多条控制线的一部分被驱动至高于电源电压以及与所述第一端口相关联的多条控制线的一部分被驱动至低于电源电压来不相等地偏置。