[发明专利]一种改善栅氧击穿时漏电偏大的方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及CMOS，VDMOS以及IGBT等通过栅压控制的器件在工艺过程中可能存在的漏电偏大的技术问题。

背景技术

当今的微电子技术发展非常迅速，线宽从微米级别很快发展到纳米级别，金属化布线的宽度原来越细，与此同时，IC的栅介质层厚度也是越来越薄。在集成电路的性能不断提升时，其可靠性水平也必须得到保证。

栅氧化层质量直接关系到器件的电性能和可靠性。一种评估氧化层可靠性的方法是击穿电荷。当有电荷注入时，会造成共价键断裂，产生缺陷，这些缺陷通过陷阱（包括界面态）体现出来。介质击穿分为本征击穿和与缺陷相关的击穿，本征击穿的机理和材料性质有关，与缺陷相关的击穿与Poly/Si/SiO2两个界面的不平整有关。当氧化层越来越薄时，除了硬击穿外，还会存在一种因为应力导致的漏电流，另一种为软击穿。

器件特征尺寸不断减小，沟道电池在漏端形成强电场区，强电场使一部分沟道电子具有了一定的能量，当能量大于电子跃迁到氧化层的势垒高度时，发生电子到氧化层的跃迁，这部分电子称为热电子，跃迁到氧化层中的电子被氧化层陷阱俘获，会产生氧化层电荷和界面态，引起器件参数的退化，这种现象称为热载流子注入效应。

一般CMOS，VDMOS，IGBT等通过栅压控制的器件在工艺工程中，经常会存在电荷或热载流子等因素，导致栅氧类电学参数测试时可能存在漏电偏大问题，这些都是会导致器件栅氧化层可靠性降低的因素。已知的解决办法之一为使用烘箱对器件进行烘烤，温度为200摄氏度～250摄氏度，时间为30分钟～150分钟。但是这种方法由于温度过高，如果存在背面金属的情况下，会导致背面金属发黄，影响背金质量，甚至可能导致封装时剥落，导致产品失效。

因此，有必要提出改进的方案来克服上述难点。

发明内容

针对现有技术中存在的问题，本发明提出一种改善栅氧击穿时漏电偏大的方法，其能够一定程度上解决器件产品的栅氧漏电问题，同时也能够保证产品的背面金属质量。

为解决上述技术问题，本发明提出如下技术方案：一种改善栅氧击穿时漏电偏大的方法，按顺序对器件进行如下工艺处理步骤：栅控器件的产品工艺完成后，利用紫外光对器件进行照射，紫外光照射条件为温度为20摄氏度～150摄氏度，时间为1min～60min，紫外光波长为190nm～400nm。

作为本发明所述的改善栅氧击穿时漏电偏大的方法的一种优选方案：所述紫外光照射的参数为温度60摄氏度～120摄氏度，时间为10min～40min，紫外波长为190nm～320nm。

作为本发明所述的改善栅氧击穿时漏电偏大的方法的一种优选方案：所述紫外光照射的参数为温度为70摄氏度～80摄氏度，时间为10min～20min，紫外波长为190nm～320nm。

作为本发明所述的改善栅氧击穿时漏电偏大的方法的一种优选方案：对经过紫外光照射后的器件进行工艺测试，包括管芯与电路的测试。

栅氧质量对于栅控器件来说至关重要，但是半导体工艺中存在一系列多次的高温过程，干法蚀刻，电学测试等工艺，这些工艺都可能会对栅氧带来电荷或热载流子，进而可能会影响栅氧的漏电偏大异常。采用了本发明所述技术方案，在常规的半导体工艺完成后，对器件进行紫外光照射，就可以尽可能消除栅源中的电荷和热载流子，这样就可以很大程度上改善栅氧漏电的问题。更为重要的是，由于紫外光照射并不会带来温度过高的问题，因此不会导致背面金属发黄，不会影响背面金属的质量，因此有利于后道工序的处理。同时，本发明所述技术方案操作简单，易于实施，并且实施成本较低，不会影响产品其他性能，便于大规模推广。

附图说明

附图1为本发明实施例所述工艺流程示意图。

附图2为经过本发明处理的晶圆与未经过本发明处理的效果对比示意图。

具体实施方式

下面结合附图对本发明做详细说明。

对照参考例