[发明专利]半导体结构的制造方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构的制造方法。

背景技术

目前，随着各种电子设备广泛被人们接受，其性能也越来越受到关注。闪存（flash）已经能够满足对非易失性存储器（non-volatile memory）的愈发强烈的需求，例如用于驱动数码相机，音乐播放器或者手机等等。依照穆尔定律，目前采用更小的芯片用以提高集成度，从而获得更加的性能。然而，业界考虑到这些采用浮栅技术的器件在面临突破22nm技术节点时可能存在较大的技术关卡，因而发起了对替代产品的大力搜寻。现在，一个能够被业界所承认的新的非易失性存储器，相变存储器（phase change memory，PCM）已经展开了应用。

然而，这些结构的一个共同的缺点是亚光刻尺寸的相变化元件的电流降低到需要产生相位变化的要求。因此，一种被称为刀片电极（blade bottom electronic connect，blade-BEC）的结构被提出来。

如图1所示，现有技术中的刀片电极制作于金属互连线2上，所述金属互连线2形成于包括第一氧化层1的前端结构中，对所述第一氧化层1进行刻蚀形成开口，以暴露出一半的金属互连线2，然后沉积第一电极层5和抗反射氧化层6，并刻蚀去除相邻金属互连线2之间的第一电极层5和抗反射氧化层6，进行第三氧化层的7的沉积，接着，采用CMP工艺去除如图中A-A’上方的第一电极层5、抗反射氧化层6及第三氧化层，从而所述刀片电极制作完成。

然而通常由于氧化层的质地不致密，在进行研磨时，很容易导致刀片电极受到损坏，例如发生脱离，错位等状况，从而导致结构较差，而且会导致整个晶圆上刀片电极的厚度分布差异较大，导致产品质量下降。

发明内容

本发明的目的在于提供一种半导体结构的制造方法，以解决现有技术中对刀片电极层进行处理时容易对其造成破坏的问题。

为解决上述技术问题，本发明提供一种半导体结构的制造方法，包括：

提供前端结构，所述前端结构至少包括金属互连线及覆盖所述金属互连线的第一氧化层；

依次形成一阻挡层和第二氧化层，所述阻挡层覆盖所述前端结构；所述第二氧化层覆盖所述阻挡层；

刻蚀所述第二氧化层、阻挡层和第一氧化层形成开口，以形成图案化的前端结构，暴露出每条所述金属互连线的一部分；

形成刀片电极层，所述刀片电极层与所述金属互连线相连接；

填充第三氧化层并去除位于所述阻挡层之上的各层结构，形成刀片电极。

可选的，对于所述的半导体结构的制造方法，所述开口暴露出相邻的且排序为奇数和偶数的金属互连线的各一部分及位于所述相邻的金属互连线之间的第一氧化层。

可选的，对于所述的半导体结构的制造方法，所述形成刀片电极层的步骤包括：

沉积一层第一电极层，所述第一电极层覆盖所述第三氧化层及所述开口的侧壁和底壁；

沉积抗反射氧化层，所述抗反射氧化层覆盖所述第一电极层；

去除位于所述相邻的金属互连线之间的第一氧化层上的第一电极层以形成所述刀片电极层。

可选的，对于所述的半导体结构的制造方法，所述第一电极层的厚度小于等于15nm，所述抗反射氧化层的厚度为

可选的，对于所述的半导体结构的制造方法，形成所述阻挡层、第二氧化层、第一电极层、抗反射氧化层及第三氧化层的工艺为CVD工艺。

可选的，对于所述的半导体结构的制造方法，形成所述第一电极层的工艺为MOCVD工艺。

可选的，对于所述的半导体结构的制造方法，所述阻挡层的材料为氮化硅，所述阻挡层的厚度为250

可选的，对于所述的半导体结构的制造方法，所述暴露出的金属互连线的表面积占所述金属互连线总表面积的一半。

可选的，对于所述的半导体结构的制造方法，所述开口在侧壁的宽度等于所述金属互连线的直径。

可选的，对于所述的半导体结构的制造方法，采用化学机械研磨工艺去除所述阻挡层之上的各层结构。

与现有技术相比，在本发明提供的半导体结构的制造方法中，加入了一层阻挡层，从而在去除氧化层等结构时，能够有效的保护刀片电极，防止其被剥离或者受到损坏，也有效的控制了晶圆边缘区域和中心区域的刀片电极厚度的非均一性，提高了良率。

附图说明

图1为现有技术的刀片电极制造过程中的示意图；

图2为本发明实施例的半导体结构的制造方法的流程图；