[发明专利]侦测金属化系统中的异常弱BEOL部位

说明书

技术领域

本揭示内容大体涉及精密的半导体装置，且更特别的是，涉及用以测试及评估后端工艺(BEOL)金属化系统的金属化层及可能形成于其上方的柱状凸块的方法及系统。

背景技术

在现代超高密度集成电路中，已稳定地减少装置特征的尺寸以增强半导体装置的效能及电路的整体机能。除了操作速度因讯号传播时间缩短而增加以外，减少的特征尺寸也允许增加电路中的功能组件的数目以便扩充它的机能。此外，甚至随着整体装置尺寸的大幅减少，先进半导体装置的制造商仍有减少成本及制造时间的持续不变压力以便保持经济兢争力。

在制造许多精密集成电路时，常常需要在构成微型电子装置的各种半导体芯片之间提供电气连接。取决于芯片的类型及整体装置设计要求，可用各种方式实现这些电气连接，例如，通过打线接合、卷带式自动接合法(TAB)、覆晶(flip-chip)接合法及其类似者。近年来，利用覆晶技术，其中，半导体芯片用由所谓焊料凸块形成的焊球来附着至承载衬底或其它芯片，已变成半导体加工工业的重要方面。

在覆晶技术中，焊球形成于待连接芯片中的至少一芯片的接触层上，例如，在形成于包含多个集成电路的半导体芯片的最后金属化层上方的电介质钝化层上。同样，形成有适当尺寸及定位的焊垫于另一芯片(例如，承载封装衬底)上，使得各个焊垫对应至形成于半导体芯片上的焊球。然后，这两种单元(也就是，半导体芯片与承载衬底)的电气连接通过“翻转(flipping)”半导体芯片以及使焊球与焊垫实体接触，以及以高温进行所谓受控塌陷芯片连接(C4)焊料凸块“回焊(reflow)”工艺，使得半导体芯片上的每个焊球熔化及粘结至承载衬底上的对应焊垫。通常，整个芯片区上可分布数百个焊料凸块，从而例如提供常有复杂电路的现代半导体芯片所需的I/O性能，例如微处理器、储存电路、三维(3D)芯片及其类似者，及/或形成完整复杂电路系统的多个集成电路。

随着连续几个设计技术节点世代已使半导体装置的尺寸逐渐地减少，至少在一些覆晶及3D芯片应用中，由更高度导电的材料(例如，铜、金、银及/或其合金)制成的柱状凸块已取代焊料凸块。柱状凸块提供优于更传统焊料凸块连接的数种优点，包括较高的互连密度，改善电气及热效能、芯片与衬底有较大的间隙(standoff)、在接合操作后比较容易底填(underfill)、较高的装置可靠性及其类似者。在典型高温C4焊料凸块回焊工艺期间，焊料凸块一般会塌陷及散开至某一程度，从而在接合工艺期间改变形状及尺寸。另一方面，可能只有用于接合至对应焊垫的相对小焊帽(solder cap)的柱状凸块在回焊工艺期间实质保持形状及尺寸稳定性，因为相较于典型焊料材料，典型柱状凸块材料(例如，铜及其类似者)大部分有较高的熔化温度。尺寸稳定性的改善接着允许柱状凸块的制造基于比常用于焊料凸块的凸块间距还要紧密得多的凸块间距，以及在某些情形下，有更精细的再分配布线图，从而导致较高的互连密度。

如上述，柱状凸块有时候有小焊帽，它可用来在高温回焊工艺期间使柱状凸块各自粘结至对应承载衬底上的焊垫。通常，承载衬底材料为有机层压板，其热膨胀系数(CTE)约有半导体芯片的4至8倍，在许多情形下，主要由硅及硅基材料构成。因此，由于半导体芯片与承载衬底(也就是，硅与有机层压板)的热膨胀系数失配，在暴露于回焊温度时，承载衬底的成长会比半导体芯片还多，结果，在封装件冷却及焊帽凝固时，会有热相互作用应力施加于芯片/衬底封装件。此时描述图1a至图1d，其示意图示在此工艺期间可能发生的可能芯片封装热相互作用效应中的至少一些效应。

图1a示意图示包含承载衬底101及半导体芯片102的芯片封装件100。半导体芯片102通常包含形成于芯片102的金属化系统104(参考图1d)上方的多个柱状凸块103。在至少一些情形下，柱状凸块103包含大体有助于柱状凸块103与承载衬底101上对应焊垫(未图示)的接合操作的焊帽103C。在芯片封装组装工艺期间，颠倒及“翻转”半导体芯片102以及与承载衬底101接触，然后图1a的芯片封装件100暴露于回焊温度超过焊帽103C构成材料的熔化温度的回焊工艺120。取决于用来形成焊帽103C的特定焊料合金，回焊温度可高达200°至265℃。在回焊工艺120期间，当焊帽103C的材料处于液相时，承载衬底101及半导体芯片102能够各自基于个别组份的热膨胀系数以实质不受限制的方式热“成长”。同样地，承载衬底101与半导体芯片102保持实质平坦及未变形的状态，然而由于它们有不同的热膨胀系数而会成长不同的数量。