[发明专利]ESD保护

说明书

技术领域

本公开涉及防止静电瞬态干扰的保护（通常还称作ESD（静电放电）保护），其可以被特别地与电子半导体部件和集成电路一起使用。

背景技术

通常向半导体部件提供防止瞬态干扰的保护，以避免可能由高电压脉冲和/或高电流脉冲引起的对半导体部件的损坏，这些脉冲可能由静电电荷产生。这种瞬态干扰的一个示例是ESD脉冲。已知可用各种一级或两级系统来保护防止ESD脉冲。两级系统通常具有可以适应高电流但是具有高电压降的第一级。因此，为了保护敏感部件，提供与要保护的部件更接近的第二级；该第二级可以适应大大低于第一级的电流，但是具有较低的电压降。

发明内容

根据本公开的实施例的装置包括用于保护电子部件防止瞬态干扰的两级保护装置。瞬态干扰可以是电流或电压脉冲。瞬态干扰的示例可以是：静电放电（ESD）脉冲、与切换动作（接通和/或关断）相关的干扰。电子部件可以是半导体部件，并且可以包含一个或多个晶体管和/或集成电路。保护装置被连接至电子部件的至少第一接触部（contact）和一个第二接触部，并被与要保护的部件基本上并联地布置在第一接触部与第二接触部之间。保护装置包括具有至少一个二极管的至少一个第一级和通过至少一个电阻器与第一级分离的第二级。第二级包括至少一个二极管布置，所述至少一个二极管布置具有布置成阴极对阴极的至少两个背对背二极管。

第二级中的至少两个串联布置的二极管可以是布置成p-n-p配置的多晶硅二极管。这样，可以经济地将保护装置直接实施在半导体部件的半导体衬底上，所述半导体部件例如具有低漂移灵敏度。p+/n-/p+掺杂可能是有利的。

本公开的实施例还涉及用于保护电子部件防止瞬态干扰的装置。该保护装置与电子部件的至少第一接触部和第二接触部并联电连接，并且包括具有至少两个背对背多晶硅二极管的二极管布置。电子部件可以是半导体部件，并且所述至少两个背对背二极管可以被实施在半导体部件（4）的硅衬底中，其中所述二极管被布置成p-n-p配置。在p-n-p配置中，背对背多晶硅二极管被布置成阳极对阳极。

附图说明

一阅读下列描述和附图，本公开的主题就将变得被更清楚地理解。附图仅针对说明示例而被给出，并且不一定是按比例的。附图并不意图以任何方式限制由权利要求限定的本公开的范围。

图1示出ESD保护的第一示例；

图2示出p/n/p二极管的示例；

图3A和3B示出ESD保护的第二示例；

图4示出ESD保护的第三示例；以及

图5示出ESD保护的另一变型。

具体实施方式

一阅读本公开的示例的下列描述，本公开就将变得更清楚，这些示例是参照附图而给出的，仅出于示例的目的而被给出且不以任何方式限制本公开的范围。相同的附图标记被用于相同或类似的特征。

图1示出用于保护防止电压和/或电流脉冲的保护装置的示例。在静电放电的情况下或者通过电子部件4或外部部件的接通或关断的过程，这些脉冲可能出现在连接端子处。对示例和附图的描述涉及防止ESD脉冲和ESD电压的保护。对本领域技术人员来说应当显而易见的是，所描述的保护还适用于电压和/或电流脉冲的形式的任何其他类型的瞬态干扰，并且不限于ESD脉冲。保护装置可以被与任何电子电路或部件一起使用，但是对半导体部件4的保护来说特别有利。要保护的半导体部件4可以是例如单个晶体管、包括多个半导体部件的电路、或者集成电路。要保护的这些半导体部件将被共同地称作半导体部件或被简单地称作部件4。要保护的所有半导体部件4具有至少两个电端子或接触部（第一接触部41和第二接触部42），瞬态干扰可能发生在第一接触部41和第二接触部42之间，例如当这两个接触部直接延伸至外部并且如果例如一个人与这些接触部之一相接触。在集成电路的情况下，这两个接触部可以包括例如作为第一接触部41的输入和作为第二接触部42的地。在要保护的一个或多个场效应晶体管的情况下，第一接触部41可以是栅极端子，并且第二接触部42可以是漏极端子。在其中未提供ESD保护的情况（未示出）下，部件4的第一接触部41被直接连接至连接器面板或连接端子1，并且部件4的第二接触部42被直接连接至连接器面板或连接端子2。第一连接器面板或连接端子1和第二连接器面板或连接端子2形成外部连接或电接触，利用所述外部连接或电接触，可以从外部来接触和连接该部件。