[发明专利]检测件和晶圆

说明书

技术领域

本发明涉及存储器技术领域，尤其涉及一种检测件和晶圆。

背景技术

在半导体存储装置中，电可擦可编程只读存储器（Electrically Erasable Programmable Read-Only Memory，EEPROM)是一种易失性存储器，且属于可擦除可编程只读存储器。EEPROM具有可针对整个存储区块进行快速擦除的优点。因此，EEPROM已广泛运用于各类电子产品中，例如：数码相机等。

EEPROM可以分为分栅结构、堆叠结构或两者组合的结构。其中，分栅结构的EEPROM由于具有较高的编程效率、可避免过擦除等的优点，应用尤为广泛。

参考图1，示出了现有技术一种分栅结构EEPROM的示意图。所述EEPROM包括：

衬底10；

位于衬底10中的掺杂区（图未示）；

位于衬底10上的栅极介质层11；

位于栅极介质层11上的浮栅多晶硅层12；

分别位于浮栅多晶硅层12两侧的第一多晶硅栅极13和第二多晶硅栅极14。

其中，浮栅多晶硅层12及其下方的栅极介质层11构成浮栅，所述浮栅的充电和放电实现信息的写入和擦除。而所述第一多晶硅栅极13和第二多晶硅栅极14分别起到选择栅和控制栅的作用。

在实际EEPROM的制造工艺中，在完成EEPROM的制造之后会对存储器进行性能检测，通过性能检测的器件为合格产品。

然而，EEPROM中存在漏电问题，现有技术的性能检测方法无法实现对所述漏电问题的检测，从而造成了不合格产品的漏检。更多的关于EEPROM结构的技术方案可参考公告号为CN101030581B的中国专利。但是所述中国专利也没有解决上述技术问题。

发明内容

本发明解决的问题是提供一种检测件和晶圆，以减小漏检漏电流产品的几率，从而提高检测精度。

为解决上述问题，本发明提供一种检测件，设置于包括器件区和检测区的晶圆上，所述器件区用于形成半导体器件，所述半导体器件包括位于衬底上的第一栅极和第二栅极；所述检测件位于所述检测区，用于对所述半导体器件进行检测，包括：检测有源区，所述检测有源区与所述半导体器件相对应；第一检测栅极，位于所述检测有源区上，与所述第一栅极相对应；第二检测栅极，位于所述检测有源区上，与所述第二栅极相对应；第一检测连接线，与所述第一检测栅极相连；第二检测连接线，与所述第二检测栅极相连。

可选地，所述半导体器件为电可擦可编程只读存储器。

可选地，所述检测区包括阵列排布的检测有源区。

可选地，所述检测有源区的尺寸在0.6μm×0.6μm～1.5μm×1.5μm的范围内。

可选地，第一检测栅极和第二检测栅极平行设置，设置于位于同一列的所述检测有源区上。

可选地，所述第一检测栅极和第二检测栅极的宽度在0.11μm～0.15μm的范围内。

可选地，所述第一检测栅极和第二检测栅极之间的距离小于所述第一栅极和第二栅极之间的距离。

可选地，所述第一检测栅极和第二检测栅极之间的距离在0.16μm～0.18μm的范围内。

可选地，所述第一检测连接线与设置于各列检测有源区上的第一检测栅极均相连，所述第二检测连接线与设置于各列检测有源区上的第二检测栅极均相连。

相应地，本发明还提供一种包括所述检测件的晶圆。

与现有技术相比，本发明的技术方案具有以下优点：

检测有源区与所述半导体器件相对应，第一检测栅极与所述第一栅极相对应，第二检测栅极，与所述第二栅极相对应；基于同样的工艺同步形成所述第一检测栅极和所述第一栅极，基于同样的工艺同步形成所述第二检测栅极和所述第二栅极，器件区因为制造工艺而引起的半导体器件的第一栅极和第二栅极之间电连接的问题，在检测区的第一检测栅极和第二检测栅极之间也同样会出现电连接的问题，可以通过第一检测连接线与第二检测连接线之间电阻、电流等表征电连接的参数，对半导体器件是否存在漏电进行检测，以减小漏电流产品的漏检几率。

附图说明

图1是现有技术一种EEPROM的结构示意图；

图2是本发明一种检测件一实施例的示意图；

图3是图2所示检测件实施例的放大图；

图4至图6是图2所示EEPROM制造工艺流程图。

具体实施方式

通过测试发现，所述漏电问题由半导体器件中相邻栅极的电连接造成。