[发明专利]集成电路及包括该集成电路的显示装置

权利要求书

1.一种集成电路，所述集成电路包括：

基底；

半导体层，布置在基底上；以及

绝缘层，布置在半导体层的上部，并且包括设置在绝缘层的上表面上的凸块，

其中，半导体层包括主半导体区域和包括p型半导体的对准标记区域，对准标记区域与主半导体区域分隔开，

对准标记区域包括内部对准标记。

2.如权利要求1所述的集成电路，其中，基底是硅基底。

3.如权利要求1所述的集成电路，所述集成电路还包括布置在绝缘层的上表面上的外部对准标记，外部对准标记与内部对准标记叠置。

4.如权利要求1所述的集成电路，其中，内部对准标记的形状由在对准标记区域中布置有所述p型半导体的区域的形状来限定。

5.如权利要求4所述的集成电路，其中，内部对准标记包括位置对准标记。

6.如权利要求5所述的集成电路，其中，位置对准标记的形状相对于第一轴和与第一轴垂直的第二轴对称。

7.如权利要求6所述的集成电路，其中，位置对准标记包括NMOS晶体管。

8.如权利要求7所述的集成电路，其中，p型半导体包括第一p型半导体以及在第一p型半导体上方并与第一p型半导体分隔开的第二p型半导体，并且

NMOS晶体管包括所述第一p型半导体、所述第二p型半导体以及布置在所述第一p型半导体和所述第二p型半导体之间的n型半导体。

9.如权利要求8所述的集成电路，其中，第二p型半导体包括彼此分隔开并进行n+掺杂的第一掺杂区和第二掺杂区，并且

NMOS晶体管还包括布置在第一掺杂区和第二掺杂区之间的栅极。

10.如权利要求6所述的集成电路，其中，位置对准标记包括多个NMOS晶体管。

11.如权利要求6所述的集成电路，其中，位置对准标记为十字形。

12.如权利要求6所述的集成电路，其中，位置对准标记为菱形。

13.如权利要求6所述的集成电路，其中，内部对准标记还包括方向对准标记。

14.如权利要求13所述的集成电路，其中，方向对准标记相对于第一轴和第二轴不对称。

15.如权利要求13所述的集成电路，其中，方向对准标记与位置对准标记分隔开。

16.如权利要求15所述的集成电路，其中，内部对准标记还包括限定对准标记区域的区域限定对准标记。

17.如权利要求16所述的集成电路，其中，区域限定对准标记围绕对准标记区域的外周，并且

位置对准标记和方向对准标记布置在区域限定对准标记中。

18.如权利要求1所述的集成电路，其中，内部对准标记的形状由在对准标记区域中不具有所述p型半导体的区域的形状限定。

19.如权利要求18所述的集成电路，其中，对准标记区域包括NMOS晶体管。

20.如权利要求18所述的集成电路，其中，内部对准标记包括位置对准标记。

21.如权利要求20所述的集成电路，其中，位置对准标记相对于第一轴和与第一轴垂直的第二轴对称。

22.如权利要求21所述的集成电路，其中，位置对准标记为十字形。

23.如权利要求21所述的集成电路，其中，位置对准标记为菱形。

24.如权利要求21所述的集成电路，其中，内部对准标记还包括方向对准标记。

25.如权利要求24所述的集成电路，其中，方向对准标记相对于第一轴和第二轴不对称。

26.如权利要求24所述的集成电路，其中，方向对准标记与位置对准标记分隔开。

27.一种集成电路，所述集成电路包括：

基底；

半导体层，布置在基底上；以及

绝缘层，布置在半导体层的上部，并且包括设置在绝缘层的上表面上的凸块，

其中，半导体层包括彼此连接的主半导体区域和包括p型半导体的内部对准标记。