[发明专利]电介质层中粘附结构的产生以及结合粘附结构的器件

说明书

技术领域

本公开的各种方面总体上涉及用于改进电介质层中的粘附的方法。

背景技术

现今，集成电路器件的制造通常包括在器件的表面形成金属键合垫（bond pad）。有时存在金属键合垫到底层电介质表面的粘附的问题。改进金属键合垫到这样的表面的粘附会是有用的。

发明内容

根据本公开的一个方面，提供一种半导体器件结构。所述半导体器件结构包括：至少一个半导体器件；邻接所述半导体器件的电介质层；在所述电介质层中形成的几何结构；以及在所述电介质层上沉积的导电层，其中所述导电层至少部分地位于所述几何结构上。

根据本公开的另一方面，提供一种在半导体器件上沉积导电层的方法。所述方法包括：提供至少一个半导体器件；在所述半导体器件上形成至少一个电介质层；在所述电介质层中形成多个几何结构；以及在第一电介质层上沉积第一导电层，第一导电层至少部分地位于所述多个几何结构上。

附图说明

在附图中，类似的附图标记通常指代遍及不同视图的相同部分。附图不一定是按比例的，而是通常将重点放在说明本发明的原理上。在下列描述中，参考下列附图来描述本发明的公开的各种方面，在附图中：

图1示出半导体器件剖面；

图2示出根据本公开的方面的工艺；

图3A-E示出根据本公开的方面的蚀刻工艺；以及

图4A-4E示出根据本公开的方面的蚀刻工艺。

具体实施方式

在本公开的各种方面中，可以提供可以包括覆盖结构化（textured）衬底的一个或多个键合垫的器件。结构化表面可以通过在表面中形成几何结构来形成。几何结构图案可以通过光刻工艺来形成。键合垫可以由金属材料形成。结构化表面可以包括硅材料。含硅材料可以包括硼磷硅玻璃（BPSG）。图案尺寸可以进行改变以增加到表面的粘附水平。粘附也可以取决于被用来形成几何结构的工艺而进行改变。

下列详细描述参考了附图，所述附图通过图示的方式示出其中可以实践示例性实施例的本公开的特定细节和方面。在不偏离本公开的范围的情况下，可以利用本公开的其他方面并且可以做出结构、逻辑和电的改变。本公开的各种方面不一定是互斥的，因为本公开的一些方面可以与本公开的一个或多个其他方面进行组合以形成本公开的新方面。因此，下列详细描述不应在限制性意义上来理解，并且本实例的范围由所附权利要求来限定。

针对器件来提供本公开的各种方面，并且针对方法来提供本公开的各种方面。将理解的是，器件的基本特性也适用于方法并且反之亦然。因此，为了简洁起见，可能省略对这样的特性的重复描述。

如在本文中使用的术语“耦合”或“连接”可以被理解成分别包括直接“耦合”或直接“连接”以及间接“耦合”或间接“连接”。

如在本文中使用的术语“设置在…上”、“位于…上”或“布置在…上”意图包括其中第一元件或层可以被直接地设置、定位或布置在第二元件或层上（中间没有另外的元件或层）的布置，以及其中第一元件或层可以被设置、定位或布置在第二元件或层上（一个或多个附加元件或层在第一元件或层与第二元件或层之间）的布置。

如在本文中使用的术语“键合垫”可以被理解成包括例如形成管芯或芯片的表面连接点的垫。在应用球附着工艺的情况下，还可以使用术语“球垫”。

如在本文中使用的术语“再分布迹线”可以被理解成包括例如设置在半导体器件的或晶片的有源表面上并且被用来重定位半导体器件或晶片的键合垫的导线或迹线。换言之，键合垫在半导体器件或晶片上的原位置可以借助于再分布迹线而被移位到新位置，所述再分布迹线可以用作在半导体器件或晶片上的新位置处的（再定位的）键合垫与原位置处的电接触（或垫）之间的电连接。

如在本文中使用的术语“再分布层（RDL）”可以被理解成指代包括被用来再定位（“再分布”）管芯或晶片的多个键合垫的至少一个或一组再分布迹线的层。

在半导体器件的制造中，需要提供在器件表面中的用于将器件连接到外部封装或较大的电子器件（例如电路板）的点。这通常通过经由键合垫将金属引线或连接附着到半导体器件来完成。举例来说，键合垫形成器件互连（例如扇出设计封装中的再分布层）的端点。举例来说，键合垫提供相对较大的连接表面，通过本领域中已知的键合工艺（例如通过焊球）将金属引线或连接附着到所述连接表面。