[发明专利]一种单SOC芯片及单SOC芯片多工作模式的复用方法有效

专利信息
申请号: 201310311420.7 申请日: 2013-07-23
公开(公告)号: CN103412834A 公开(公告)日: 2013-11-27
发明(设计)人: 吴少校;苏孟豪 申请(专利权)人: 中国科学院计算技术研究所
主分类号: G06F13/36 分类号: G06F13/36
代理公司: 北京律诚同业知识产权代理有限公司 11006 代理人: 祁建国;梁挥
地址: 100190 北*** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 soc 芯片 工作 模式 方法
【权利要求书】:

1.一种单SOC芯片,包含处理器核模块、外围IO模块,其特征在于,还包括模式控制模块,用于控制该芯片的工作模式;功能使能模块,用于使能或关闭各功能模块;总线交叉开关模块,用于选择功能模块的地址空间映射方式;外部互连总线模块,用于选择工作在桥模式还是设备模式;管脚控制模块,用于控制芯片的IO管脚连接到芯片内信号总线上;辅助功能模块,用于打开或关闭已使能模块的时钟和电源供应。

2.如权利要求1所述的单SOC芯片,其特征在于,所述的工作模式包括处理器核IP测试芯片模式,处理器核模块通过片内互连总线可与外部FPGA互连,用来连接FPGA中其他待验证的IP。

3.如权利要求1所述的单SOC芯片,其特征在于,所述的工作模式包括SOC芯片模式,此时芯片IO管脚的定义为外部互连总线模块和外围IO模块的接口信号。

4.如权利要求3所述的单SOC芯片,其特征在于,该外部互连总线模块工作在总线桥模式,外部扩展设备通过外部互连总线与该芯片互连。

5.如权利要求1所述的单SOC芯片,其特征在于,所述的工作模式包括IO控制器桥芯片模式,此时芯片IO管脚的定义为外部互连总线模块和外围IO模块的接口信号,该芯片作为总线设备与外部处理器通过外部互连总线连接,SOC芯片内部的处理器核模块被功能使能模块关闭,处理器核模块的时钟和电源被辅助功能模块关闭。

6.如权利要求1所述的单SOC芯片,其特征在于,该总线交叉开关模块控制地址空间映射方式如下:在处理器IP核测试芯片模式下,处理器看到的外设地址映射到连接到芯片IO管脚的片内互连总线端口上;或者,在SOC芯片模式下,处理器看到的外设地址映射到连接到芯片内部相应功能模块的片内互连总线端口上;或者,在IO控制器桥芯片模式下,芯片内部功能模块的地址空间映射到与外部扩展总线片连接的内互连总线端口上。

7.如权利要求1所述的单SOC芯片,其特征在于,该管脚控制模块控制芯片IO管脚的模式选择如下:在处理器核IP测试芯片模式下,芯片IO管脚连接到总线交叉开关模块送来的片内互连总线,以扩展外部IP验证模块;或者,在SOC芯片模式下,芯片IO管脚连接到外部互连总线模块和外围IO模块的输入输出信号,其中外部互连总线模块处于总线桥模式,以扩展外部总线设备,外围IO模块的输出信号则连接外部IO设备;或者,在IO控制器桥芯片模式下,芯片IO管脚连接到外部互连总线模块和外围IO模块的输入输出信号,外部互连总线模块是作为总线设备使用,连接到外部处理器内的总线桥模块。

8.如权利要求1所述的单SOC芯片,其特征在于,该外部互连总线模块选择桥模式时,使能内部总线仲裁器,用于在收到多个设备的总线占用请求的情况下,仲裁外部设备的总线控制权,此时,除总线的地址、数据和命令信号外,互连总线模块上还定义有总线占用请求输入、总线占用请求应答输出和中断请求输入信号;或者选择工作在设备模式,内部的总线仲裁器被关闭,用于和外部处理器内的总线桥控制器互连通信,此时,除总线的地址、数据和命令信号外,互连总线模块上定义有总线占用请求输出、总线占用请求应答输入和中断请求输出信号。

9.一种单SOC芯片多工作模式的复用方法,其特征在于,包括如下步骤:

步骤S1、如果芯片是处于复位期间,模式控制模块采样1号配置管脚,如果等于1则进入步骤S2,否则进入步骤S5。

步骤S2、模式控制模块向功能使能模块、总线交叉开关模块、管脚控制模块发出控制信号,以使芯片进入处理器IP测试芯片模式;

步骤S3、收到模式控制模块的控制信号后:功能使能模块使能处理器核模块,关闭外部互连总线模块和外围IO控制器模块;总线交叉开关模块进入处理器核IP测试芯片模式;管脚控制模块将总线交叉开关模块上的片内互连总线信号连接到芯片IO管脚上;辅助功能模块打开已使能模块的时钟和电源供应;

步骤S4、复位结束后,处理器核模块开始读取指令,首地址通过总线交叉开关模块和管脚控制模块送到芯片IO管脚上,芯片等待外部设备响应的指令;

步骤S5、模式控制模块采样2号配置管脚,如果等于1则进入步骤S6,否则进入步骤S9;

步骤S6、模式控制模块向功能使能模块、总线交叉开关模块、管脚控制模块、外部互连总线模块发出控制信号,以使芯片进入处理器SOC芯片模式;

步骤S7、收到模式控制模块送来的控制信号后,功能使能模块使能处理器核模块、外部互连总线模块和外围IO控制器模块;总线交叉开关模块进入SOC芯片模式;模式控制模块控制外部互连总线模块进入桥模式;管脚控制模块将外部互连总线模块以及外围IO控制器模块的信号连接到芯片IO管脚上;辅助功能模块打开已使能模块的时钟和电源供应;

步骤S8、复位结束后,芯片进入SOC芯片模式,处理器核模块开始读取指令,首地址通过总线交叉开关模块送到外围IO模块中的内存控制器,然后芯片等待外部存储设备响应的指令;

步骤S9、模式控制模块向功能使能模块、总线交叉开关模块、管脚控制模块、外部互连总线模块发出控制信号,以使芯片进入IO控制器桥芯片模式;

步骤S10、收到模式控制模块送来的控制信号后,功能使能模块关闭处理器核模块,使能外部互连总线模块和外围IO控制器模块;总线交叉开关模块进入IO控制器桥芯片模式;模式控制模块控制外部互连总线模块进入设备模式;管脚控制模块将外部互连总线模块以及外围IO控制器模块的信号连接到芯片IO管脚上;辅助功能模块打开已使能模块的时钟和电源供应;

步骤S11、复位结束后,芯片进入IO控制器桥芯片模式,开始等待接收处理从外部互连总线模块上接收到的总线命令。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院计算技术研究所,未经中国科学院计算技术研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310311420.7/1.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top