[发明专利]解串器及解串的方法

说明书

本发明提供了一种解串器。所述解串器包括数据对准器、选择信号发生器以及选择输出单元。数据对准器被配置成响应于相互具有不同相位的内部时钟信号而将数据对准以产生高对准数据和低对准数据。选择信号发生器被配置成响应于相位检测信号而检测内部时钟信号中的一个的相位以产生选择信号。相位检测信号包括根据写入命令信号和写入潜伏时间信号而产生的脉冲。选择输出单元被配置成响应于选择信号而输出高对准数据或低对准数据作为选中对准数据。

相关申请的交叉引用

本申请要求2012年10月24日向韩国知识产权局提交的申请号为10-2012-0118497、10-2012-0118498的韩国专利申请的优先权和2012年11月29日向韩国知识产权局提交的申请号为10-2012-0137369的韩国专利申请的优先权，其全部内容通过引用合并于此。

技术领域

本发明的示例性实施例涉及半导体电路，更具体而言，涉及解串器。

背景技术

随着半导体系统被开发成以高速操作，对构成每个半导体系统的半导体芯片之间的高数据传输速率(或高带宽的数据通信)的需求逐渐增加。响应于这种需求，已经提出了各种预取方案(pre-fetch scheme)。预取方案可以与锁存串行输入的数据以及并行地输出锁存数据的设计技术相对应。为了获得并行的数据，在半导体芯片中产生具有不同相位的时钟信号(例如，多相位时钟信号)，并且使用多相位时钟信号来输入或输出数据。

发明内容

实施例针对解串器。

根据各种实施例，一种解串器包括数据对准器，选择信号发生器以及选择输出单元。数据对准器被配置成响应于相互具有不同相位的内部时钟信号而将数据对准，以产生高对准数据和低对准数据。选择信号发生器被配置成响应于相位检测信号而检测内部时钟信号中的一个的相位以产生选择信号。相位检测信号包括根据写入命令信号和写入潜伏时间信号而产生的脉冲。选择输出单元被配置成响应于选择信号而输出高对准数据或低对准数据作为选中对准数据。

根据其他的实施例，一种解串器包括：内部时钟发生器，所述内部时钟发生器被配置成将数据选通信号和互补数据选通信号分频以产生内部时钟信号；数据对准器，所述数据对准器被配置成响应于内部时钟信号而将数据对准以产生高对准数据和低对准数据；相位检测信号发生器，所述相位检测信号发生器被配置成产生相位检测信号，所述相位检测信号包括根据写入命令信号和写入潜伏时间信号而产生的脉冲；选择信号发生器，所述选择信号发生器被配置成响应于相位检测信号而检测内部时钟信号中的一个的相位，以产生选择信号；以及选择输出单元，所述选择输出单元被配置成响应于选择信号而输出高对准数据或低对准数据作为选中对准数据。

根据其他的实施例，一种解串器包括：选择信号发生器，所述选择信号发生器被配置成响应于相位检测信号而检测内部时钟信号中的一个的相位以产生选择信号，所述相位检测信号包括根据写入命令信号和写入潜伏时间而产生的脉冲；时钟相位控制器，所述时钟相位控制器被配置成响应于选择信号而输出内部时钟信号或内部时钟信号的反相信号作为转换时钟信号；以及数据对准器，所述数据对准器被配置成响应于转换时钟信号而将数据对准以产生对准数据。

根据其他的实施例，一种解串器包括：内部时钟发生器，所述内部时钟发生器被配置成将数据选通信号和互补数据选通信号分频以产生内部时钟信号；相位检测信号发生器，所述相位检测信号发生器被配置成产生相位检测信号，所述相位检测信号包括根据写入命令信号和写入潜伏时间而产生的脉冲；选择信号发生器，所述选择信号发生器被配置成响应于相位检测信号而检测内部时钟信号中的一个的相位，以产生选择信号；时钟相位控制器，所述时钟相位控制器被配置成响应于选择信号而输出内部时钟或内部时钟的反相信号作为转换时钟信号；以及数据对准器，所述数据对准器被配置成响应于转换时钟信号而将数据对准以产生对准数据。