[发明专利]解串器及解串的方法

权利要求书

1.一种解串器，包括：

数据对准器，所述数据对准器被配置成响应于相互具有不同相位的内部时钟信号而将数据对准，以产生高对准数据和低对准数据；

选择信号发生器，所述选择信号发生器被配置成响应于相位检测信号而检测所述内部时钟信号中的一个的相位以产生选择信号，所述相位检测信号包括根据写入命令信号和写入潜伏时间信号而产生的脉冲；以及

选择输出单元，所述选择输出单元被配置成响应于所述选择信号而输出所述高对准数据或所述低对准数据作为选中对准数据。

2.如权利要求1所述的解串器，其中，所述内部时钟信号包括第一内部时钟信号至第四内部时钟信号。

3.如权利要求2所述的解串器，其中，所述数据对准器在所述第一内部时钟信号至所述第四内部时钟信号的相位为正常时正确地对准所述高对准数据，以及在所述第一内部时钟信号至所述第四内部时钟信号的相位为反相时正确地对准所述低对准数据。

4.如权利要求2所述的解串器，其中，所述第一内部时钟信号至所述第四内部时钟信号是通过将数据选通信号和互补数据选通信号分频而产生的。

5.如权利要求4所述的解串器，其中，所述第一内部时钟信号至所述第四内部时钟信号被产生成周期为所述数据选通信号和所述互补数据选通信号的两倍。

6.如权利要求2所述的解串器，其中，所述第一内部时钟信号领先于所述第二内部时钟信号90度的相位，所述第二内部时钟信号领先于所述第三内部时钟信号90度的相位，所述第三内部时钟信号领先于所述第四内部时钟信号90度的相位。

7.如权利要求6所述的解串器，其中，所述数据对准器包括数据缓冲器，所述数据缓冲器被配置成与所述第一内部时钟信号至所述第四内部时钟信号同步地顺序地缓冲数据以产生第一缓冲数据至第四缓冲数据。

8.如权利要求7所述的解串器，其中，所述数据对准器被配置成与所述第二内部时钟信号和所述第四内部时钟信号同步地锁存所述第一缓冲数据以产生第一高对准数据和第五高对准数据、被配置成与所述第三内部时钟信号和所述第四内部时钟信号同步地锁存所述第二缓冲数据以产生第二高对准数据和第六高对准数据、被配置成与所述第四内部时钟信号同步地锁存所述第三缓冲数据以产生第三高对准数据和第七高对准数据、以及被配置成与所述第四内部时钟信号同步地锁存所述第四缓冲数据以产生第四高对准数据和第八高对准数据。

9.如权利要求8所述的解串器，其中，所述数据对准器被配置成与所述第二内部时钟信号和所述第四内部时钟信号同步地锁存所述第三缓冲数据以产生第一低对准数据和第五低对准数据、被配置成与所述第一内部时钟信号和所述第二内部时钟信号同步地锁存所述第四缓冲数据以产生第二低对准数据和第六低对准数据、被配置成与所述第二内部时钟信号同步地锁存所述第一缓冲数据以产生第三低对准数据和第七低对准数据、以及被配置成与所述第二内部时钟信号同步地锁存所述第二缓冲数据以产生第四低对准数据和第八低对准数据。

10.如权利要求2所述的解串器，还包括：

相位检测信号发生器，所述相位检测信号发生器被配置成产生所述相位检测信号，所述相位检测信号包括根据所述写入命令信号和所述写入潜伏时间信号而产生的脉冲；

其中，所述相位检测信号在从所述写入命令信号输入到所述相位检测信号发生器的时间点起经过写入潜伏时间和时钟信号的周期的“N”倍之后产生，其中，“N”表示正整数。

11.如权利要求10所述的解串器，其中，所述选择信号的逻辑电平与所述相位检测信号同步地根据所述第二内部时钟信号的相位来确定。

12.如权利要求11所述的解串器，其中，所述选择输出单元被配置成：当所述选择信号具有第一逻辑电平时，输出所述高对准数据作为所述选中对准数据。