[发明专利]高速存储装置

说明书

技术领域

本发明涉及一种存储装置，特别涉及一种高速存储装置。

背景技术

随着计算机产业的快速发展，存储装置的应用领域也越来越广，特别是应用于相机。同时存储装置的低功耗和低成本使存储卡也被其他装置大量的使用，但是目前低功耗和低成本的存储装置存在在使用时实时存储的性能较低的问题。

发明内容

本发明的目的是为了解决目前低功耗和低成本的存储装置的实时存储的性能低的问题，本发明提供一种高速存储装置。

本发明的高速存储装置，它包括FIFO电路、FPGA电路、硬盘、AVR单片机和USB电路；

FIFO电路的数据信号输出端与FPGA电路的图像数据信号输入端连接，FPGA电路的USB串行数据端口、硬盘的USB串行数据端口均与USB电路的串行端口连接，

FPGA电路的控制信号输出端与AVR单片机的控制信号输入端连接，AVR单片机的USB串行数据端口USB电路的串行数据端口连接。

所述FPGA电路包括数据锁存器、CRC校验模块、数据缓冲模块、FIFO读接口逻辑模块、ATA接口逻辑模块和数据选择器；

数据锁存器，用于将接收到的数据进行锁存，等待存储；

CRC校验模块，用于根据设定的数据存储的误码率对数据锁存器输出的数据进行CRC校验，生成CRC校验数据并发送给数据选择器；

数据缓冲模块，与CRC校验模块同步工作，将数据锁存器输出的数据发送给数据选择器；

数据选择器，用于在ATA接口逻辑模块发送的数据组合信号确定锁存的FIFO数据与CRC校验数据同步组合的数据格式，并形成ATA三态数据发送给硬盘存储；

FIFO读接口逻辑模块，根据AVR单片机发送的时钟信号和控制信号，与ATA三态数据的存储同步进行对FIFO电路读操作；

ATA接口逻辑模块，根据AVR单片机发送的时钟信号和控制信号，发送数据组合信号给数据选择器，还用于控制硬盘工作状态。

本发明的优点在于，本发明通过在FPGA电路嵌入的软件程序使本发明的存储装置能高速实时存储，特别是针对相机快速拍照，能使拍照数据高速存储。同时本发明还具有低功耗和低成本的性能。通过实验证明，本发明的实时存储的速率提高了10%。

附图说明

图1为本发明所述的高速存储装置的原理示意图。

图2为本发明所述的FPGA电路2的原理示意图。

具体实施方式

具体实施方式一：结合图1说明本实施方式，本实施方式所述的高速存储装置，它包括FIFO电路1、FPGA电路2、硬盘3、AVR单片机4和USB电路5；

FIFO电路1的数据信号输出端与FPGA电路2的图像数据信号输入端连接，FPGA电路2的USB串行数据端口、硬盘3的USB串行数据端口均与USB电路5的串行端口连接，

FPGA电路2的控制信号输出端与AVR单片机4的控制信号输入端连接，AVR单片机4的USB串行数据端口USB电路5的串行数据端口连接。

AVR电路相当于一个中心控制器，完成各种底层的调度任务；

USB电路主要完成同上位机的通信，由于其内部集成了同ATA硬盘接口的功能，所以在设计FPGA电路的接口逻辑时要注意三态门的设计问题；

由于USB电路和FPGA电路共同享有硬盘，所以在电气接口上要做好信号完整性验证和延迟电阻的应用。

具体实施方式二：结合图2说明本实施方式，本实施方式是对具体实施方式一所述的高速存储装置的进一步限定，

所述FPGA电路2包括数据锁存器、CRC校验模块、数据缓冲模块、FIFO读接口逻辑模块、ATA接口逻辑模块和数据选择器；

数据锁存器，用于将接收到的数据进行锁存，等待存储；

CRC校验模块，用于根据设定的数据存储的误码率对数据锁存器输出的数据进行CRC校验，生成CRC校验数据并发送给数据选择器；

数据缓冲模块，与CRC校验模块同步工作，将数据锁存器输出的数据发送给数据选择器；

数据选择器，用于在ATA接口逻辑模块发送的数据组合信号确定锁存的FIFO数据与CRC校验数据同步组合的数据格式，并形成ATA三态数据发送给硬盘存储；

FIFO读接口逻辑模块，根据AVR单片机4发送的时钟信号和控制信号，与ATA三态数据的存储同步进行对FIFO电路读操作；

ATA接口逻辑模块，根据AVR单片机4发送的时钟信号和控制信号，发送数据组合信号给数据选择器，还用于控制硬盘工作状态。