[发明专利]高速存储装置有效
| 申请号： | 201310294047.9 | 申请日： | 2013-07-11 |
| 公开（公告）号： | CN103345367A | 公开（公告）日： | 2013-10-09 |
| 发明（设计）人： | 周国辉;尹启天;孙慧杰;魏红伟;段喜平;于丹 | 申请（专利权）人： | 周国辉 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06 |
| 代理公司： | 哈尔滨市松花江专利商标事务所 23109 | 代理人： | 岳泉清 |
| 地址： | 150080 黑龙江*** | 国省代码： | 黑龙江;23 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 高速 存储 装置 | ||
1.高速存储装置，其特征在于，它包括FIFO电路（1）、FPGA电路（2）、硬盘（3）、AVR单片机（4）和USB电路（5）；
FIFO电路（1）的数据信号输出端与FPGA电路（2）的图像数据信号输入端连接，FPGA电路（2）的USB串行数据端口、硬盘（3）的USB串行数据端口均与USB电路（5）的串行端口连接，
FPGA电路（2）的控制信号输出端与AVR单片机（4）的控制信号输入端连接，AVR单片机（4）的USB串行数据端口USB电路（5）的串行数据端口连接。
2.根据权利要求1所述的高速存储装置，其特征在于，所述FPGA电路（2）包括数据锁存器、CRC校验模块、数据缓冲模块、FIFO读接口逻辑模块、ATA接口逻辑模块和数据选择器；
数据锁存器，用于将接收到的数据进行锁存，等待存储；
CRC校验模块，用于根据设定的数据存储的误码率对数据锁存器输出的数据进行CRC校验，生成CRC校验数据并发送给数据选择器；
数据缓冲模块，与CRC校验模块同步工作，将数据锁存器输出的数据发送给数据选择器；
数据选择器，用于在ATA接口逻辑模块发送的数据组合信号确定锁存的FIFO数据与CRC校验数据同步组合的数据格式，并形成ATA三态数据发送给硬盘存储；
FIFO读接口逻辑模块，根据AVR单片机（4）发送的时钟信号和控制信号，与ATA三态数据的存储同步进行对FIFO电路读操作；
ATA接口逻辑模块，根据AVR单片机（4）发送的时钟信号和控制信号，发送数据组合信号给数据选择器，还用于控制硬盘工作状态。
3.根据权利要求1所述的高速存储装置，其特征在于，所述USB电路（5）采用芯片TUSB6250实现。
4.根据权利要求1所述的高速存储装置，其特征在于，所述硬盘（3）为ATA硬盘。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于周国辉，未经周国辉许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310294047.9/1.html，转载请声明来源钻瓜专利网。
