[发明专利]用于多级单元的非易失性存储器的加速软读取

说明书

本公开涉及用于多级单元的非易失性存储器的加速软读取。存储器件包括包含多级存储单元的存储器阵列，以及与存储器阵列耦接的控制电路。控制电路被配置成对存储器阵列的至少一部分执行加速软读取操作。针对存储器阵列的非上页的加速软读取操作中的给定的加速软读取操作包括针对存储器阵列的对应上页的至少一个硬读取操作。例如，该给定的加速软读取操作可以包括多个硬读取操作的序列，包括针对非上页的硬读取操作以及针对对应上页的一个或更多个硬读取操作。

技术领域

本公开涉及用于多级单元的非易失性存储器的加速软读取。

背景技术

半导体存储器件典型地包括按行和列布置的存储单元阵列，其中每个存储单元被配置成存储至少一个数据位。此类存储器包括易失性存储器和非易失性存储器。易失性存储器需要供电以便保持存储数据，而非易失性存储器即使在去除供电之后也会保持它们的存储数据。

某些类型的非易失性存储器，例如，NAND闪存，使用被实现为相应的浮栅晶体管的存储单元。此类晶体管包括控制栅极和浮置栅极两者。取决于在其浮置栅极上的电荷量，晶体管展示出了某一阈值电压（Vt）。对应的存储单元因此能够通过控制浮置栅极上的电荷量来写入数据。为从存储单元中读取所存储的数据，参考电压（Vref）被施加于控制栅极。如果Vref高于Vt，则晶体管导通，否则晶体管截止。因此，存储于单元内的数据能够通过感测在晶体管的源极端子和漏极端子之间的电流容易地检测到，典型地使用感测放大器（senseamplifier）。

在单级单元（SLC）闪存中，每个存储单元仅存储一个数据位。例如，在读出时，可以假定具有在Vref以下的Vt值的那些单元存储“1”位，并且可以假定具有在Vref以上的Vt值的那些单元存储“0”位。由于在存储器阵列内的噪声及其他变化，并非用于将位存储于特定的逻辑级的所有存储单元都将具有完全相同的Vt值。反而，与在一组存储单元上的给定的逻辑级关联的实际的Vt值将倾向于遵循诸如高斯分布之类的分布。因此，为了从各个存储单元中读取存储位，参考电压Vref可以近似设置于两个不同的Vt分布的均值之间的中点处。如上所述，当Vref被施加于存储单元晶体管的控制栅极时，具有低于Vref的Vt值的晶体管将会导通，指示“1”位在每个对应单元内的存储；而具有高于Vref的Vt值的晶体管将会截止，指示“0”位在每个对应单元内的存储。

在多级单元（MLC）闪存中，每个存储单元能够存储多位数据，例如，在两级存储单元的情形中为两位数据，在三级存储单元的情形中为三位数据，等等。因而，例如，在存储两位数据的两级存储单元的情形中，四个不同的Vt分布具有可以存储于该单元内的两个位的四个不同的可能组合的特征。每个这样的Vt分布与不同的Vt电平关联。可能的位组合一般地使用格雷码（Gray code）映射到Vt电平，使得从一个Vt电平到其邻近的Vt电平的变化导致仅有一个位的位置（bit position）变化。

从这样的多级单元中读出存储数据包括使用多个参考电压。例如，在两级存储单元的情形中，使用布置于四个不同的Vt电平之间的三个不同的参考电压。确定存储于给定的单元内的数据还可以包括软读取操作的使用，每个软读取操作包括使用不同参考电压的多个硬读取操作。

但是，常规的软读取操作会需要数量过多的硬读取操作。结果，软读取等待时间被增加，由此降低了存储器访问时间性能。在常规的做法中，因此，显著的性能损失通常与软读取操作的性能相关。

发明内容

本发明的实施例提供了例如其中针对存储器阵列的非上页的软读取操作使用对应上页的硬读取操作来加速的MLC存储器件。这样的上页硬读取操作可以使用由存储器阵列的供应商建立的但通常并不另外用于软读取操作的预定命令执行。加速软读取操作每个都能够使用较少的硬读取操作来执行，并因此具有显著减小的等待时间。这倾向于使通常与常规的软读取操作关联的性能损失最小化。