[发明专利]一种低压差分信号驱动器

说明书

技术领域

本发明涉及电路技术领域，特别是指一种低压差分信号驱动器。

背景技术

LVDS（Low Voltage Differential Signaling，低压差分信号）是20世纪90年代才出现的一种数据传输和接口技术。这种技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，具有低功耗、低误码率、低串扰和低辐射等特点。

典型的LVDS驱动器是一个能高速切换电流方向的电流源，输出电流在负载电阻两端建立正确的差分输出电压摆幅。如图1所示的传统LVDS驱动器，，包括：四个晶体管M11，M21，M31，M41以及一负载电阻R_L，其中，晶体管M11，M41的栅极与输入信号IN1连接；晶体管M21，M31的栅极与输入信号IN2连接，电流源I_SS提供输出电流，随着输入电平的切换，负载电阻R_L上的电流方向也随之改变，这样就在电阻两端建立正确的差分输出电压V_RL＝±I_SS×R_L。

由于芯片内外的噪声以及工作中PVT的变化很容易导致在信号传输过程中共模电平的偏移和波动，这就很难保证达到LVDS国际标准的要求，并且输出共模电平对器件的特性和失配相当敏感，而且不能通过差动反馈来达到稳定。因此对于这种传统结构而言，无法在LVDS驱动器中准确的实现输出的LVDS信号的共模电平，就需要加入共模反馈电路来稳定输出共模电平。并且由于输出节点寄生电容的存在严重制约了电路的工作速度，大大限制了这种电路在高速场合的应用。

发明内容

本发明要解决的技术问题是提供一种低压差分信号驱动器,可以确保输出信号的稳定，提高工作速度，增加驱动能力。

为解决上述技术问题，本发明的实施例提供一种低压差分信号驱动器，包括：

主体驱动电路，用于产生低电压摆幅的高速差动传输数据；

共模反馈网络，与所述主体驱动电路连接，用于将所述主体驱动电路的输出端的共模电压与目标共模电压相比较，以将所述共模电压调节到所述目标共模电压的电平。

其中，所述主体驱动电路包括：

第一NMOS晶体管、第二NMOS晶体管、第三NMOS晶体管、第四NMOS晶体管、第五NMOS晶体管以及第六NMOS晶体管、预充放电电容、第一滤波电容、第二滤波电容及负载；

所述第一NMOS晶体管的栅极和所述第四NMOS晶体管的栅极分别与第一输入端信号连接；

所述第二NMOS晶体管的栅极和所述第三NMOS晶体管的栅极分别与第二输入端信号连接；

所述第一NMOS晶体管的源极分别连接所述第三NMOS晶体管的漏极和负载的一端，所述第二NMOS晶体管的源极分别连接所述第四NMOS晶体管的漏极和负载的另一端；

所述第五NMOS晶体管用作电流源，其栅极连接所述共模反馈网络，漏极与电源连接，源极分别连接所述第一NMOS晶体管的漏极、所述第二NMOS晶体管的漏极和所述预充放电电容的一端；

所述第六NMOS晶体管用作电流源，其栅极连接所述共模反馈网络，源极接地，漏极分别连接所述第三NMOS晶体管的源极、所述第四NMOS晶体管的源极和所述预充放电电容的另一端；

所述第一滤波电容的一端连接所述第五NMOS晶体管的栅极，另一端连接所述第一NMOS晶体管的漏极；

所述第二滤波电容的一端连接所述第三NMOS晶体管的源极，另一端连接所述第六NMOS晶体管的栅极。

其中，所述第一输入端信号和所述第二输入端信号是互补的全差分信号。

其中，所述共模反馈网络包括：

第七PMOS晶体管、第八PMOS晶体管、第九PMOS晶体管、第十NMOS晶体管、第十一NMOS晶体管、第十二NMOS晶体管、第十三NMOS晶体管、第一电阻、及第二电阻；

所述第一电阻的一端连接所述第一NMOS晶体管的源极，另一端连接所述第十一NMOS晶体管的栅极；

所述第二电阻的一端连接所述第二NMOS晶体管的源极，另一端连接所述第十一NMOS晶体管的栅极；

所述第七PMOS晶体管的源极、所述第八PMOS晶体管的源极和所述第九PMOS晶体管的源极分别与电源连接；

所述第七PMOS晶体管和所述第八PMOS晶体管构成电流镜模式，作为所述共模反馈网络的负载；