[发明专利]具有单多晶硅层存储器单元的非易失性存储器器件

说明书

技术领域

本发明涉及具有单多晶硅层存储器单元的非易失性存储器器件。

背景技术

如已知的，许多集成电子器件需要一定量的非易失性存储器。通常，非易失性存储器在芯片外部的独立存储体(autonomous bank)或者卡中可用，在该芯片中集成器件的控制和处理功能。然而，在许多情况下，处理单元必须设置有在相同芯片中集成的嵌入式非易失性存储器。

然而，常规的独立非易失性存储器单元的结构导致在CMOS制造工艺中的有问题的集成，该CMOS制造工艺被广泛地利用以用于生产处理和控制部件。具体而言，浮置栅极单元相对于CMOS工艺流程通常需要附加的多晶硅层。更大数量的加工步骤和掩膜意味着不合理的成本增加，尤其如果考虑到集成的非易失性存储器的所需量通常不太大。

因此，已经开发具有不同架构的非易失性存储器单元，其中所有其它集成晶体管的浮置栅极和栅极区域由单个多晶硅层制成。以此方式，避免了附加的步骤和掩膜，并且CMOS工艺流程中的集成更加方便。

大多通用的方案由成本高效的非易失性存储器单元代表，每个成本高效的非易失性存储器单元使用第一选择MOS晶体管，用于编程、擦除和读操作的第二MOS晶体管，以及用于将浮置栅极与区域或者控制线电容性耦合的第三MOS晶体管。通过热电子入射执行对成本高效单元的编程，而擦除利用Fowler-Nordheim效应。这些类型的存储器单元有助于编程速度，但是使电流消耗(其相当高)和占据面积不利。此外，擦除编程周期的最大数值相当受限并且与独立非易失性存储器的实例单元(case cell)相比低得多。

Fowler-Nordheim存储器单元利用Fowler-Nordheim效应以用于编程以及用于擦除。不依靠热电子入射的事实实现在编程期间与成本高效单元相比减少消耗水平。Fowler-Nordheim单元实现在编程期间将达到更高水平的并行性，并且从最大数量的编程和擦除周期这一点而言更加稳健。然而，占据的面积仍然相当高并且与利用热电子入射的成本高效单元无显著差别。

为了克服这一问题，已经提出修改的Fowler-Nordheim存储器单元，然而，在该Fowler-Nordheim存储器单元中，所占据的面积的减少是以编程和擦除周期中的稳健性为代价的。

发明内容

本发明的目的是提供一种不受上述限制并且具体而言实现在编程和擦除中的高稳健性和低占据面积的组合的非易失性存储器器件。

根据本发明，提供如权利要求1中所限定的存储器器件。

附图说明

为了更好地理解本发明，现在将参考附图仅借由非限制性示例描述本发明的实施例，其中：

图1示出根据本发明的一个实施例的非易失性存储器器件的框图；

图2是并入在图1的器件中的存储器阵列的一部分的俯视图；

图3是沿着图2的线III-III截取的穿过图2的非易失性存储器阵列的第一截面；

图4是沿着图2的线IV-IV截取的穿过图2的非易失性存储器阵列的第二截面；

图5是沿着图2的线V-V截取的穿过图2的非易失性存储器阵列的第三截面；

图6是沿着图2的线VI-VI截取的穿过图2的非易失性存储器阵列的第四截面；

图7是沿着图2的线VII-VII截取的穿过图2的非易失性存储器阵列的第五截面；

图8示出图3的视图的放大细节；

图9示出图4的视图的放大细节；

图10示出在图2的存储器阵列中并入的非易失性存储器单元的简化电气图；

图11a示出在第一操作条件下图2的阵列的存储器单元的第一截面；

图11b示出在第一操作条件下图11a的存储器单元的第二截面；

图11c示出在第一操作条件下图11a的存储器单元的第三截面；

图11d示出在第一操作条件下图2的阵列的另一存储器单元的第一截面；

图11e示出在第一操作条件下图11d的存储器单元的第二截面；

图11f示出在第一操作条件下图11d的存储器单元的第三截面；

图12是表示在第一操作条件下图11a至图11c的存储器单元的简化电气图；

图13a示出示出在第二操作条件下图2的阵列的存储器单元的第一截面；

图13b示出在第二操作条件下图13a的存储器单元的第二截面；

图13c示出在第二操作条件下图13a的存储器单元的第三截面；

图13d示出在第二操作条件下图2的阵列的另一存储器单元的第一截面；