[发明专利]半导体制造方法

说明书

技术领域

本发明涉及双图案化(Double Patterning)技术领域，特别涉及一种半导体制造方法。

背景技术

随着半导体工艺往更小节点技术发展，光刻技术已称为制约发展的瓶颈。双图案化技术将可能是IC(Integrated Circuit，集成电路)结构继续减小尺寸大规模生产的最终解决方案。

当前，主要有三种典型的双图案化技术：LELE(LITHO-ETCH-LITHO-ETCH，光刻-刻蚀-光刻-刻蚀)；LFLE(LITHO-FREEZE-LITHO-ETCH，光刻-冻结-光刻-刻蚀)；和间隔物SADP(Self Aligned Double Patterning，自对准双图案)。

LELE是在一个光刻步骤之后接着一个蚀刻步骤，然后再接着一个光刻步骤和一个蚀刻步骤。以上的两个光刻步骤都是关键光刻步骤，也就是会产生迭对，换句话说，一个光刻步骤所曝光的图案与另一个光刻步骤图案的相对位置非常重要。

LFLE是将某个光阻图案冻结，并减少一个蚀刻步骤；但仍然会有两个需要对好图案位置的关键光刻步骤。

SADP只有一个关键光刻步骤，避免了两次光刻方法的套刻挑战。并且，SADP所形成的掩膜图案包括多次刻蚀步骤，降低了每次单独刻蚀中CD(Critical Dimension，关键尺寸)均匀性要求。

间隔物(Spacer)已经在SADP技术中获得广泛应用。然而，当前采用的SADP工艺中，间隔物沉积和刻蚀工艺会导致较差的线宽粗糙度(Line Width Roughness，LWR)现象，例如图1所示的线宽(a和a’)和间隔(b和b’)不均匀，这将对器件的性能带来不利的影响。

发明内容

本发明的发明人发现上述现有技术中存在问题，并因此针对所述问题中的至少一个问题提出了一种新的技术方案。

本发明的一个目的是提供一种用于形成SADP技术的间隔物图案掩模的技术方案。

根据本发明的第一方面，提供了一种半导体制造方法，包括：

提供衬底，衬底上依次沉积有界面层、芯膜层和硬掩模层；

对硬掩模层和芯膜层进行图案化以形成中间图案；

对中间图案中的芯膜进行横向(Landscape Orientation)回刻蚀(Pull Back)，横向回刻蚀的量根据最终关键尺寸来确定；

在芯膜的表面外延生长SiGe以填充由横向回刻蚀去掉的芯膜的侧壁空间；

去除硬掩模；

去除芯膜从而由SiGe形成间隔物图案掩模。

可选地，中间图案的图形间隔根据最终图形间隔来确定。

可选地，中间图案的节距为最终节距的两倍，中间图案中芯膜和硬掩模的线宽为最终关键尺寸的3倍，中间图案的图形间隔的上关键尺寸等于最终关键尺寸。

可选地，间隔物图案掩模的横截面为长方形，用于限定自对准双图案化的最终关键尺寸。

可选地，在芯膜的表面外延生长SiGe后还包括：进行湿法剥离工艺以平滑SiGe的侧壁表面。

可选地，芯膜为硅芯膜、硬掩模使用氮化硅、或界面层使用氧化硅。

可选地，芯膜的横向回刻蚀工艺为使用硬掩模作为掩模的湿法刻蚀。

可选地，芯膜的湿法刻蚀使用TMAH和/或NH₄OH；

和/或

芯膜的湿法刻蚀速率为5-50A/min；

和/或

横向回刻蚀的量根据最终关键尺寸来确定包括：

横向回刻蚀的量等于最终关键尺寸。

可选地，去除芯膜包括：通过使用TMAH和/或NH₄OH的湿法剥离工艺去除芯膜。

可选地，去除硬掩模包括：在高温下使用磷酸(Phosphate Acid)去除硬掩模。

可选地，间隔物图案掩模的材料不同于芯膜和硬掩模的材料，并且在芯膜和硬掩模之间具有好的干法和湿法刻蚀选择性。

可选地，该方法还包括：基于间隔物图案掩模通过干法刻蚀以向下传递图案。

本发明的一个优点在于，工艺流程简单，能够更好地控制最终CD的一致性。

通过以下参照附图对本发明的示例性实施例的详细描述，本发明的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本发明的实施例，并且连同说明书一起用于解释本发明的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本发明，其中：