[发明专利]堆叠纳米线制造方法

说明书

本发明公开了一种堆叠纳米线制造方法，包括：步骤a，在衬底上形成硬掩模；步骤b，刻蚀衬底形成第一沟槽；步骤c，在第一沟槽底部形成底部刻蚀停止层；步骤d，刻蚀第一沟槽，在第一沟槽侧面形成第二沟槽；步骤e，圆润化鳍片，形成堆叠纳米线。依照本发明的堆叠纳米线制造方法，采用干法刻蚀与湿法刻蚀混合，利用干法刻蚀控制垂直方向节距，注入形成刻蚀停止层以控制湿法腐蚀的进行，由此提高了堆叠纳米线的精度，有利于器件小型化。

技术领域

本发明涉及一种半导体器件制造方法，特别是涉及一种堆叠纳米线的制造方法。

背景技术

在当前的亚20nm技术中，三维多栅器件（FiinFET或Trii-gate）是主要的器件结构，这种结构增强了栅极控制能力、抑制了漏电与短沟道效应。

例如，双栅SOI结构的MOSFET与传统的单栅体Si或者SOIMOSFET相比，能够抑制短沟道效应（SCE）以及漏致感应势垒降低（DIBL）效应，具有更低的结电容，能够实现沟道轻掺杂，可以通过设置金属栅极的功函数来调节阈值电压，能够得到约2倍的驱动电流，降低了对于有效栅氧厚度（EOT）的要求。而三栅器件与双栅器件相比，栅极包围了沟道区顶面以及两个侧面，栅极控制能力更强。进一步地，全环绕纳米线多栅器件更具有优势。

在全环绕纳米线多栅器件的制造过程中，已知的一种方法如下：在Si衬底上形成硬掩模，采用SF₆刻蚀气体的各向异性等离子体干法刻蚀在硬掩模下方衬底中形成略微内凹的第一沟槽，相对的第一沟槽之间留有衬底材料构成鳍片结构；采用高密度C_xF（碳氟比较高）刻蚀气体的等离子体刻蚀，在衬底上以及第一沟槽侧壁形成钝化层；再次SF₆各向异性刻蚀，去除衬底上钝化层，留下第一沟槽内侧壁的钝化层；SF₆各向同性刻蚀，继续刻蚀衬底，在第一沟槽下方形成第二沟槽；依次类推，形成多个沟槽以及鳍片结构；氧化沟槽间的鳍片结构，去除氧化物，留下纳米线阵列。该方法工艺控制困难，纳米线密度较小，一致性较差。

另一种已知的方法包括：在SOI衬底上依次外延形成Si与Ge/SiGe的交叠外延层，在顶层形成硬掩模层，刻蚀形成栅极线条，选择性刻蚀去除相邻Si层之间的Ge/SiGe层，留下Si纳米线。该方法受限于Ge/SiGe层界面性能差，工艺成本高，难以普及。

又一种已知的方法包括对衬底交替进行各向异性和各向同性的刻蚀，在衬底中形成多个Σ形剖面的沟槽。形成Σ形剖面的沟槽的方法例如是利用Si衬底在TMAH等刻蚀液中110面刻蚀速率大于100面速率，使得刻蚀终止在选定的晶面上。然而，该方法很难控制沟槽（纳米线）形状在垂直方向上的均一性，例如沟槽的上端点与下端点不在垂直线上（沟槽上部刻蚀较快，使得下部宽于上部），不易于形成纳米线堆叠结构。

发明内容

由上所述，本发明的目的在于提供一种能低成本、高效的堆叠纳米线制造方法。

为此，本发明提供了一种堆叠纳米线制造方法，包括：步骤a，在衬底上形成硬掩模；步骤b，刻蚀衬底形成第一沟槽，第一沟槽之间形成鳍片；步骤c，在第一沟槽底部形成底部刻蚀停止层；步骤d，刻蚀鳍片，形成第二沟槽；步骤e，圆润化鳍片，形成堆叠纳米线。

其中，重复步骤b至步骤d，形成上下层叠的多个鳍片。

其中，步骤b中采用各向异性的干法刻蚀，形成的第一沟槽具有垂直侧壁。

其中，步骤c中采用离子注入或者旋涂玻璃形成底部刻蚀停止层。

其中，注入离子包括C、F、O、N、S、P、As及其组合。

其中，步骤e中采用湿法腐蚀，形成的第二沟槽侧壁向内凹陷。

其中，形成的第二沟槽具有三角形或者梯形侧壁。

其中，湿法腐蚀液包括TMAH。