[发明专利]一种基于FPGA的高精度符合计数器实现方法

说明书

技术领域

本发明涉及量子信息和量子光学领域，特别涉及一种基于FPGA的高精度符合计数器实现方法。

背景技术

1924年，德国科学家博思（Waltber W.G Bothe,1891-1957）采用两个盖革计数器，设计发明了符合计数器，证明了能量和动量守恒定律对光子和电子的每一次碰撞都是有效的。符合计数器的发明为核物理、宇宙射线和超声波方面的研究提供了有效工具。近年来，量子信息作为一门新兴交叉学科迅猛发展，符合计数器被广泛应用在量子光学实验中。

市场上现有的符合计数器通常是基于时间幅度转换器（TAC）的，它把开始（Start）和停止(Stop)信号的脉冲间隔转换成电压值，通过电压值来判断信号间是否发生符合。这种符合计数器大多利用专用集成电路（ASIC）实现，设备的精度和稳定性较高，且能够获得更多的关于脉冲的时间信息。但是，这种符合计数器的成本昂贵，不适用于所有量子光学实验。因为有些量子光学实验仅需要知道符合事件发生的次数。

简单的数字符合计数器能够用“与”门或乘法器等分立元件加数据采集系统实现，前者负责输出符合脉冲，后者负责记录符合脉冲的个数。这种符合计数器成本较低且易于实现，比较适合在实验室内使用，但是它存在缺点。首先，在多通道的符合测量实验中，它的逻辑设计非常复杂；其次，符合测量对信号的“同时性”要求较高，分立元件会给信号带来额外的延迟，影响系统的性能；最后，光电探测器的暗计数和本底光噪声容易产生不必要的计数，影响实验结果的准确性。

随着微电子技术的发展，复杂可编程逻辑器件（CPLD）和现场可编程门阵列（FPGA）等高性能可编程逻辑器件先后出现。FPGA拥有丰富的逻辑和输入输出资源，能够根据需求随意设计内部逻辑和布线，满足多通道符合测量系统的要求；同时，符合计数器后面的数据采集系统可以集成到FPGA中，用户主机与搭载FPGA的硬件可以直接通信以交换信息，这将大大地提高符合计数器的精度、节约符合计数器设计的成本。

发明内容

本发明目的在于提供一种基于FPGA的高精度符合计数器实现方法，该方法解决了基于“与”门或乘法器的符合计数器中符合测量精度较低、测量结果容易受到暗计数和本底光噪声影响等问题，并且具有可扩展性。可实现多通道符合测量系统。

本发明解决其技术问题所采用的技术方案是：本发明提供了一种基于FPGA的高精度符合计数器实现方法。该方法通过脉冲成形，缩短了光电探测器输出的脉冲宽度；该方法中的整个符合计数器集成在FPGA的硬件平台上；该方法可对测量通道进行选择，通过模块扩展能够获得多个不同通道的符合测量结果；基于FPGA的高精度符合计数器主要包括三个功能模块，分别是脉冲成形模块、逻辑处理模块和RS232串口通信模块；

具体实现过程是：

（1）脉冲成形模块：基于数字组合逻辑的方法，把原始脉冲延迟后求反，再和原始脉冲求“与”就得到了成形脉冲。成形脉冲的宽度依赖于延迟时间，在FPGA中利用逻辑门的延迟实现脉冲延迟。同时，该模块用选择器对延迟节点进行选择，能够根据实验要求选择成形脉冲宽度。

（2）逻辑处理模块：在每个测量通道设置开关，由开关控制着通道的开闭，具体实现采用“或”门实现：当开关是高电平时，与原始脉冲求“或”后的脉冲始终是高电平，不会影响后面求“与”的结果，表示该通道被关闭；而当开关是低电平时，求“或”后的脉冲仍然是原始脉冲，表示该通道被开启。为了能够获得多个不同通道的符合测量结果，可以扩展设计多个逻辑处理模块，其中一个逻辑模块就对应一种符合关系。

（3）RS232串口通信模块：单路和多路符合脉冲的计数结果暂放在FPGA的寄存器中，搭载FPGA的硬件周期地把寄存器中的数据依次发送到用户主机上，用户主机解析数据并实时显示结果。具体实现方法是：搭载FPGA的硬件的RS232串口用起止式异步通信方式传送数据，数据位为8位，其中最高位设置为0。发送端连续地发送完所有寄存器中的数据后，再发送一个结束字节，之后就一直发送空闲位，直到下一次数据发送开始。用户主机上采用LABVIEW软件编写接收程序，且采用与发送端相同的波特率接收数据，数据暂放在接收缓冲区内，以和发送端相同的周期提取并解析数据，并在前面板实时地显示结果。