[发明专利]一种基于FPGA的高精度符合计数器实现方法

权利要求书

1.一种基于FPGA的高精度符合计数器实现方法，其特征在于：所述方法是通过脉冲成形，缩短了光电探测器输出的脉冲宽度；所述方法中的整个符合计数器都可集成在FPGA的硬件平台上；所述方法可对测量通道进行选择，通过模块扩展能够获得多个不同通道的符合测量结果；所述方法中的高精度符合计数器主要包括三个功能模块，分别是脉冲成形模块、逻辑处理模块和RS232串口通信模块。

2.根据权利要求1所述的一种基于FPGA的高精度符合计数器实现方法，其特征在于：包括如下步骤：

（1）脉冲成形模块：基于数字组合逻辑的方法，把原始脉冲延迟后求反，再和原始脉冲求“与”就得到了成形脉冲，成形脉冲的宽度依赖于延迟时间，在FPGA中利用逻辑门的延迟实现脉冲延迟，同时，该模块用选择器对延迟节点进行选择，能够根据实验要求选择成形脉冲宽度；

（2）逻辑处理模块：在每个测量通道设置开关，由开关控制着通道的开闭，具体实现采用“或”门实现：当开关是高电平时，与原始脉冲求或后的脉冲始终是高电平，不会影响后面求与后的结果，表示该通道被关闭；而当开关是低电平时，求“或”后的脉冲仍然是原始脉冲，表示该通道被开启，为了能够获得多个不同通道的符合测量结果，可以扩展设计多个逻辑处理模块，其中一个逻辑模块就对应一种符合关系；

（3）RS232串口通信模块：单路和多路符合脉冲的计数结果暂放在FPGA的寄存器中，搭载FPGA的硬件周期地把寄存器中的数据依次发送到用户主机上，用户主机解析数据并实时显示结果，具体实现方法是：搭载FPGA的硬件的RS232串口用起止式异步通信方式传送数据，数据位为8位，其中最高位设置为0，发送端连续地发送完所有寄存器中的数据后，再发送一个结束字节，之后就一直发送空闲位，直到下一次数据发送开始，用户主机上采用LABVIEW软件编写接收程序，且采用与和发送端相同的波特率接收数据，数据暂放在接收缓冲区内，以和发送端相同的周期提取并解析数据，并在前面板实时地显示结果。