[发明专利]场效应晶体管及其形成方法

说明书

技术领域

本发明属于半导体制造技术领域，具体涉及一种场效应晶体管及其形成方法。

背景技术

金属-氧化物-半导体场效应晶体管（MOSFET）已经为集成电路行业服务了40多年。人们发明了各种各样的巧妙技术使其特征尺寸不断缩小，但是并没有改变它的基本结构。然而，集成电路设计窗口，包括性能、动态功耗、静态功耗和器件容差，已经缩小到需要发明一种新的晶体管结构的地步。

随着栅长的不断缩小，MOSFET的转移特性(I_ds-V_gs)发生退化，主要表现在两个方面。一是亚阈值斜率变大和阈值电压降低，也就是说，通过降低栅极电压V_gs不能使得MOS器件关断得很好。另一方面是，亚阈值斜率和阈值电压均对栅长的变化特别敏感，也就是说，MOS器件的工艺容差变得非常差。这些现象称为短沟道效应。

部分耗尽（Partially depleted）绝缘体上硅(Silicon On Insulator，SOI)MOSFET并不比体硅MOSFET具有更好的等比例缩小的潜力。通过减小Si薄膜的厚度(或者Si中的杂质掺杂浓度)可以使得部分耗尽变成全耗尽，例如Si薄膜从40nm厚变成15nm，这种方法并不能够改善短沟道效应，甚至使其恶化，因为全耗尽MOS器件消除了由没有被耗尽的Si薄膜提供的接地这一电位。但是，研究人员发现如果Si薄膜仅仅是几纳米厚，则短沟道效应将会被显著地抑制。为此，人们提出了超薄体绝缘体上硅(Ultra-Thin Body SOI，UTB-SOI)结构，如图1所示，在这种结构当中，Si超薄体全部耗尽，以致没有大的漏电通道存在，因而具有非常低的关态电流。

一方面，UTB-SOI衬底需要SOI晶圆的Si薄膜的均匀性在±0.5nm，即小于两个Si原子层，换言之，5nm厚的超薄体Si薄膜具有小于±10%的非均匀性，并且这种均匀性不仅仅要求是存在于单一晶圆，也必须存在于晶圆与晶圆之间。2009年，SOI晶圆生产商Soitec公司生产出了符合该标准的UTB-SOI晶圆但价格非常昂贵。另一方面，当MOSFET器件集成密度越来越高时，散热将会是一个严峻问题，那么器件之间隔离介质的热导率越大越好。尤其是SOI MOSFET器件，沟道的底部是二氧化硅，然而具有无定形结构的二氧化硅热导率很差，约为1.4W/m·K。虽然，也有人提出利用源漏在绝缘体上(Source and Drain On Insulator，SDOI)结构来缓解沟道散热问题，但是这种方法工艺难度很大。

发明内容

本发明旨在至少在一定程度上解决上述技术问题之一或至少提供一种有用的商业选择。为此，本发明的一个目的在于提出一种具有结构简单、关态电流低、散热好的场效应晶体管。

根据本发明实施例的场效应晶体管，包括：衬底；形成在衬底之上的超薄绝缘体层，所述超薄绝缘体层的材料为单晶稀土氧化物或单晶氧化铍；形成在所述超薄绝缘体层之上的超薄半导体单晶薄膜；以及形成在所述超薄半导体单晶薄膜之上的栅堆叠，所述栅堆叠包括栅介质以及形成在所述栅介质上方的栅电极。

在本发明的一个实施例中，所述单晶稀土氧化物包括：(Gd_1-xEr_x)₂O₃、(Gd_1-xNd_x)₂O₃、(Er_1-xNd_x)₂O₃、(Er_1-xLa_x)₂O₃、(Pr_1-xLa_x)₂O₃、(Pr_1-xNd_x)₂O₃、(Pr_1-xGd_x)₂O₃中的一种或多种的组合，其中x的取值范围为0-1。

在本发明的一个实施例中，所述超薄绝缘体层的厚度小于20nm。

在本发明的一个实施例中，所述超薄半导体单晶薄膜的厚度小于20nm。

在本发明的一个实施例中，还包括：形成在所述栅堆叠下方的所述衬底中且紧邻所述超薄绝缘体层的背栅。